Also published as:

國 EP1189191 (A2)

図 US6567327 (B2)

EP1189191 (A3)

國 US2002021606 (A²

STANDBY CHARGE AND DISCHARGE CIRCUIT AND DRIVE CIRCUIT

Patent number:

JP2002055659

Publication date:

2002-02-20

Inventor:

TSUCHI HIROSHI

Applicant:

NEC CORP

Classification:

- international:

G09G3/36; G02F1/133; G09G3/20


european:

Application number: JP20000243162 20000810

Priority number(s):

Abstract of **JP2002055659**

PROBLEM TO BE SOLVED: To provide a drive circuit, in which unnecessary charging and discharging power associated with standby charging and discharging operations and reduction in a drive speed are sufficiently reduced, an idling current is fully suppressed to a low level and which drivers a capacitive load connected to its output terminal speedingly to the vicinity of a desired voltage. SOLUTION: The drive circuit consists of a first output stage which includes a charging means and a first constant current circuit; a second output stage which includes a discharging means and a second constant current circuit; a standby charging and discharging circuit, which is constituted of first and second differential circuits and has no phase compensating means; and an output circuit which



octputs a desired voltage and operation control signals, which control the standby charging and discharging circuit and the output circuit. In this drive circuit, during the front half of an output interval in which a desired voltage is outputted, at least the standby charging and discharging circuit is operated and during the latter half of the output interval, only the output circuit is made to operate.

Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-55659

(P2002-55659A)

(43)公開日 平成14年2月20日(2002.2.20)


(51) Int.Cl. ⁷		識別記号	FΙ			テーマコード(参考)
G 0 9 G	3/36		G 0 9 G	3/36		2H093
G02F	1/133	570	G 0 2 F	1/133	570	5 C 0 0 6
G 0 9 G	3/20	6 1 1	G 0 9 G	3/20	6114	A 5C080
		6 2 1			6211	?
		6 2 3			6231	3
			審査請求	未請求		OL (全44頁)
(21)出願番号	,	特顧2000-243162(P2000-243162)	(71)出顧人			
(00) (furrer m		7-1-1-1-1 (0000 0 10)			表株式会社	4 - PF
(22)出願日		平成12年8月10日(2000.8.10)	(FO) SAND H		地区芝五丁目7個	等1号
			(72)発明者	-	hawara a n	tio plaam
						¥1号 日本電気株
			(7.1) (1) 771 1	式会社内		
			(74)代理人		= -	
				开埋士	加藤朝道	
						最終頁に続く

(54) 【発明の名称】 予備充放電回路及び駆動回路

(57)【要約】

【課題】予備充放電に伴う余計な充放電電力や駆動速度 の低下を十分小さく抑え、アイドリング電流を小さく抑 えつつ、出力端子に接続された容量性負荷を所望の電圧 付近まで高速に駆動する駆動回路の提供。

【解決手段】充電手段と第1定電流回路を含む第1出力 段と、放電手段と第2定電流回路を含む第2出力段と、 第1および第2差動回路とで構成した位相補償手段をも たない予備充放電回路と、所望の電圧を出力する出力回 路と、予備充放電回路および出力回路を制御する動作制 御信号とで成る駆動回路において、所望の電圧を出力す る出力期間の前半に少なくとも予備充放電回路は動作さ せ、出力期間の後半は出力回路だけを動作させる。



【特許請求の範囲】

【請求項1】放電作用を有する第1定電流回路と充電手段とを含む第1出力段と、

1

充電作用を有する第2定電流回路と放電手段とを含む第 2出力段と、

前記第1出力段または前記第2出力段に作用を与える差動回路を少なくとも1つ含み、

前記第1出力段および前記第2出力段および前記差動回路をそれぞれ個別に制御する動作制御信号を含むことを特徴とする予備充放電回路。

【請求項2】前記第1出力段および前記第2出力段および前記差動回路は、それぞれ内部に流れる電流を遮断する複数のスイッチを含み、

前記動作制御信号による前記複数のスイッチの制御により、前記第1出力段および前記第2出力段および前記差動回路の制御が行われることを特徴とする請求項1に記載の予備充放電回路。

【請求項3】前記差動回路は、前記予備充放電回路に入力される2つの電圧の電圧差に応じて動作し、前記2つの電圧の一方が前記予備充放電回路から出力される電圧であることを特徴とする請求項1に記載の予備充放電回路。

【請求項4】前記差動回路は、定電流回路を少なくとも 1つ含み、前記定電流回路により前記差動回路内部に流 れる電流が全て制御される、ことを特徴とする請求項1 に記載の予備充放電回路。

【請求項5】前記第1出力段および前記第2出力段は、 前記動作制御信号により少なくともどちらか一方が動作 している間は、他方は非動作とされることを特徴とする 請求項1に記載の予備充放電回路。

【請求項6】前記予備充放電回路を動作させる予備充放電期間において、前記予備充放電期間の前半に少なくとも前記第1出力段または前記第2出力段のいずれか一方を動作させ、前記予備充放電期間の後半に他方を動作させることを特徴とする請求項5に記載の予備充放電回路。

【請求項7】位相補償手段を含まないことを特徴とする 請求項1に記載の予備充放電回路。

【請求項8】請求項1乃至7のいずれか一に記載の前記 予備充放電回路と、入力信号を受けて出力端子を駆動す る出力回路と、を備え、前記予備充放電回路が前記出力 端子を予備充放電する、ことを特徴とする駆動回路。

【請求項9】請求項1に記載の前記予備充放電回路と、 出力回路とで構成される駆動回路であって、

前記動作制御信号は、前記予備充放電回路と前記出力回路とを制御し、所望の電圧を出力する出力期間において、前記出力期間の前半に少なくとも前記予備充放電回路は動作させ、前記出力期間の後半に前記出力回路だけを動作させることを特徴とする駆動回路

【請求項10】請求項1に記載の前記予備充放電回路

と、2つの出力回路とで構成される駆動回路であって、 前記予備充放電回路は、前記第1出力段に作用を与える 第1差動回路と前記第2出力段に作用を与える第2差動 回路とを含み、更に前記2つの出力回路それぞれと前記 第1差動回路および前記第1出力段または前記第2差動 回路および前記第2出力段との接続を行う切替スイッチ 群とを含み、

前記動作制御信号は前記2つの出力回路および前記切替 スイッチ群も制御し、所望の電圧を出力する出力期間に 10 おいて、前記出力期間の前半に少なくとも前記予備充放 電回路は動作させ、前記出力期間の後半に前記2つの出 力回路だけを動作させることを特徴とする駆動回路。

【請求項11】前記出力回路の入力信号電圧が、抵抗ストリングの接続端子より取り出した複数の電圧の中から 選択された電圧であり、

前記出力回路が、前記入力信号電圧をそのまま出力するか、遮断するスイッチを含む、ことを特徴とする請求項 8乃至10のいずれか一に記載の駆動回路。

【請求項12】前記出力回路が、オペアンプと、前記オ 20 ペアンプの出力を遮断するスイッチとを含んで構成され ることを特徴とする請求項8乃至10のいずれか一に記 載の駆動回路。

【請求項13】入力端子からの入力信号電圧を入力して 出力端子を駆動する出力回路と、

前記出力端子を予備充放電する予備充放電回路とを備えた駆動回路であって、

前記予備充放電回路が、

前記入力端子からの入力信号電圧と前記出力端子の出力 信号電圧を差動入力する第1、及び第2の差動回路と、

前記第1の差動回路の出力電圧が制御端子に接続されて オン及びオフされオン時には前記出力電圧により流れる 電流が制御され高位側電源から前記出力端子を充電する 第1導電型のトランジスタと、動作制御信号でオン及び オフ制御される第1のスイッチとが、前記高位側電源と 前記出力端子との間に直列に接続されるとともに、

前記出力端子から低位側電源に放電する第1の定電流源 回路と、前記動作制御信号でオン及びオフ制御される第 2のスイッチとが、前記出力端子と前記低位側電源との 間に直列に接続されてなる第1の出力段と、

40 前記第2の差動回路の出力電圧が制御端子に接続されて オン及びオフされオン時には前記出力電圧により流れる 電流が制御され前記出力端子から前記低位側電源に放電 する第2導電型のトランジスタと、前記動作制御信号で オン及びオフ制御される第3のスイッチとが、前記出力 端子と前記低位側電源との間に直列に接続されるととも

前記高側電源側から前記出力端子を充電する第2の定電 流源回路と、前記動作制御信号でオン及びオフ制御され る第4のスイッチとが、前記高位側電源と前記出力端子 との間に直列に接続されてなる第2の出力段と、

を備えたことを特徴とする駆動回路。

【請求項14】前記第1、第2の差動回路が、前記入力端子と前記出力端子の信号電圧を差動入力し、極性が互いに逆の第1、第2の差動対トランジスタと、前記第1、及び第2の差動対トランジスタにそれぞれ接続される第1、及び第2の負荷回路と、前記第1、第2の差動対トランジスタにそれぞれ電流を供給する第1、第2の定電流源と、をそれぞれ備え、

3

前記第1、第2の定電流源から、前記第1、第2の差動 対トランジスタにそれぞれ定電流を供給するパスを前記 動作制御信号に基づきオン及びオフ制御する第5、第6 のスイッチをそれぞれ備えたことを特徴とする請求項1 3に記載の駆動回路。

【請求項15】入力端子からの入力信号電圧を入力して 出力端子を駆動する出力回路と、

前記出力端子を予備充放電する予備充放電回路とを備え た駆動回路であって、

前記予備充放電回路が、

前記入力端子からの入力信号電圧と前記出力端子の出力 信号電圧を差動入力する第1の差動回路と、

前記第1の差動回路の第1の出力電圧が制御端子に接続されてオン及びオフされオン時には前記第1の出力電圧により流れる電流が制御され高位側電源から前記出力端子を充電する第1導電型のトランジスタと、動作制御信号でオン及びオフ制御される第1のスイッチとが、前記高位側電源と前記出力端子との間に直列に接続されるとともに

前記出力端子から低位側電源に放電する第1の定電流源 回路と、前記動作制御信号でオン及びオフ制御される第 2のスイッチとが、前記出力端子と前記低位側電源との 間に直列に接続されてなる第1の出力段と、

前記第1の差動回路の第2の出力電圧が制御端子に接続されてオン及びオフされオン時には前記第2の出力電圧により流れる電流が制御され前記出力端子から前記低位側電源に放電する第2導電型のトランジスタと、前記動作制御信号でオン及びオフ制御される第3のスイッチとが、前記出力端子と前記低位側電源との間に直列に接続されるとともに、

前記高側電源側から前記出力端子を充電する第2の定電流源回路と、前記動作制御信号でオン及びオフ制御される第4のスイッチとが、前記高位側電源と前記出力端子と間に直列に接続されてなる第2の出力段と、

を備えたことを特徴とする駆動回路。

【請求項16】前記第1の差動回路が、前記入力端子と前記出力端子の電圧を差動入力する差動対トランジスタと、差動対トランジスタの負荷回路と、前記差動対トランジスタに電流を供給する定電流源と、前記定電流源から、前記差動対トランジスタに定電流を供給するパスを前記動作制御信号に基づきオン及びオフ制御する第5のスイッチと、を備えたことを特徴とする請求項15に記

載の駆動回路。

【請求項17】前記出力端子の出力電圧の立ち上がりの 予備充電期間には、前記第1の差動回路の前記第5のス イッチと前記第1の出力段の前記第1、及び第2のスイ ッチをオンとし、前記出力回路をオフ状態とし、前記予 備充電期間終了後、前記第1の差動回路の前記第5のス イッチと前記第1の出力段の前記第1、及び第2のスイ ッチをオフとし、前記出力回路をオン状態とし、

前記出力端子の出力電圧の立ち下がりの予備放電期間に 10 は、前記第2の差動回路の前記第6のスイッチと前記第2の出力段の前記第3、及び第4のスイッチをオンとし、前記出力回路をオフ状態とし、前記予備放電期間終了後、前記第2の差動回路の前記第6のスイッチと前記第2の出力段の前記第3、及び第4のスイッチをオフとし、前記出力回路をオン状態とする、ことを特徴とする請求項14に記載の駆動回路。

【請求項18】前記出力端子の予備充電期間には、前記第1の差動回路の前記第5のスイッチと前記第1の出力段の前記第1、及び第2のスイッチをオンとし、前記予20 備充電期間につづく前記出力端子の予備放電期間には、前記第1の差動回路の第5のスイッチを対フとし、前記第2の差動回路の前記第6のスイッチをオフとし、前記第2の差動回路の前記第6のスイッチをオンとし、

前記予備放電期間終了後、前記第2の差動回路の前記第6のスイッチと前記第2の出力段の前記第3、及び第4のスイッチをオフとし、前記出力回路をオン状態とする、ことを特徴とする請求項14に記載の駆動回路。

【請求項19】前記出力端子の出力電圧の立ち上がりの 予備充電期間には、前記第1の差動回路の各スイッチと 前記第1の出力段の前記第1、及び第2のスイッチをオ ンとし、前記出力回路をオフ状態とし、予備充電期間終 了後、前記第1の差動回路の前記スイッチと前記第1の 出力段の前記第1、及び第2のスイッチをオフとし、前 記出力回路をオン状態とし、

前記出力端子の出力電圧の立ち下がりの予備放電期間には、前記第1の差動回路の各スイッチと前記第2の出力段の前記第3、及び第4のスイッチをオンとし、前記出力回路をオフ状態とし、前記予備放電期間終了後、前記40 第1の差動回路の前記スイッチと前記第2の出力段の前記第3、及び第4のスイッチをオフとし、前記出力回路をオン状態とする、ことを特徴とする請求項15または16に記載の駆動回路。

【請求項20】前記出力端子の予備充電期間には、前記第1の差動回路の各スイッチと前記第1の出力段の前記第1、及び第2のスイッチをオンとし、前記予備充電期間につづく前記出力端子の予備放電期間には前記第1の出力段の前記第1、及び第2のスイッチをオフとし、前記第2の出力段の前記第3、及び第4のスイッチをオン50とし、

5

前記第2の予備放電期間終了後、前記第1の差動回路の各スイッチ、及び、前記第2の出力段の前記第3、及び第4のスイッチをオフとし、前記出力回路をオン状態とする、ことを特徴とする請求項15または16に記載の駆動回路。

【請求項21】第1、及び第2の入力端子と、

前記第1、及び第2の入力端子を入力とする第1、及び 第2の出力回路と、 .

第1、及び第2の出力回路の出力に接続された第1、及び第2の出力端子と、

前記予備充放電回路と、

を備え、

前記予備充放電回路の前記第1、第2の差動回路において、差動入力端の一方は、前記第1の入力端子と前記第2の入力端子の一方にそれぞれ第1、第2のセレクタを介して接続され、差動入力端の他方は、前記第1の出力端子と前記第2の出力端子の一方にそれぞれ第3、第4のセレクタを介して接続され、

前記第3、第4のセレクタで選択された出力端子が、前記予備充放電回路の前記第1、及び第2の出力段により充放電される、ことを特徴とする請求項13又は14に記載の駆動回路。

【請求項22】前記出力回路が、前記入力端子と前記出力端子間に接続され、前記動作制御信号でオン及びオフ制御されるトランスファゲートを含む、ことを特徴とする請求項13万至21のいずれか一に記載の駆動回路。

【請求項23】前記出力回路が、前記入力端子が非反転 入力端に接続され、出力端が反転入力端に接続されボル テージフォロワとして機能するオペアンプと、

前記オペアンプの出力端と前記出力端子との間に接続され、前記動作制御信号でオン及びオフ制御されるトランスファゲートと、を含む、ことを特徴とする請求項13 乃至21のいずれか一に記載の駆動回路。

【請求項24】前記出力端子に接続される前記容量性負荷を駆動する、ことを特徴とする請求項13万至23のいずれか一に記載の駆動回路。

【請求項25】液晶表示装置の駆動回路が、請求項13· 乃至23のいずれか一に記載の駆動回路を備えた、こと を特徴とする液晶表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、容量性負荷を所定の期間、所定の電圧に駆動する駆動回路に関し、特に、アクティブマトリクス駆動方式を用いた液晶表示装置の駆動回路の出力段であるドライバ(バッファ)部等に用いて好適な駆動回路に関する。

[0002]

【従来の技術】近時、情報通信技術の発展に伴い携帯電話や携帯情報端末など表示部を有する携帯機器の需要が 高まっている。携帯機器は、連続使用時間が十分長いこ とが重要とされており、液晶表示装置は低消費電力であることから、携帯機器の表示部に広く使われている。

6

【0003】また液晶表示装置は、従来バックライトを 用いた透過型であったが、外光を利用してバックライト を用いない反射型も開発され、更に低電力化が図られて いる。

【0004】さらに近時、液晶表示装置は、高精細化とともに鮮明な画像表示が求められるようになり、従来の単純マトリクス方式よりも鮮明表示可能なアクティブマ トリクス駆動方式の液晶表示装置の需要が高まっている。

【0005】液晶表示装置の低消費電力化の要求は、その駆動回路にも求められており、低消費電力の駆動回路の研究・開発が盛んに行われている。以下、アクティブマトリクス駆動方式の液晶表示装置の駆動回路について説明する。

【0006】一般に、アクティブマトリクス駆動方式を 用いた液晶表示装置の表示部は、透明な画素電極及び薄 膜トランジスタ(TFT)を配置した半導体基板(TF T基板)と、面全体に1つの透明な電極を形成した対向 基板と、これら2枚の基板を対向させて間に液晶を封入 した構造からなり、スイッチング機能を持つTFTを制 御することにより、各画素電極に所定の電圧を印加し、 各画素電極と対向基板電極との間の電位差により液晶の 透過率を変化させて画像を表示するものである。

【0007】半導体基板上には、各画素電極へ印加する 複数のレベル電圧(階調電圧)を送るデータ線と、TF T素子へのスイッチング制御信号を送る走査線とが配線 され、データ線は、対向基板電極との間に挟まれる液晶 容量や各走査線との交差部に生じる容量などにより、比 較的大きな容量性負荷となっている。

【0008】各画素電極への階調電圧の印加はデータ線を介して行われ、1フレーム期間(1/60秒程度)にデータ線につながる全ての画素へ階調電圧の書込みが行われるため、データ線駆動回路は、容量性負荷であるデータ線を、高い電圧精度で高速に駆動しなければならない。

【0009】このように、データ線駆動回路は、容量性 負荷であるデータ線を、高い電圧精度で高速に駆動する 40 必要があり、さらに、携帯機器用途については、低消費 電力であることが求められている。このため、上記要求 (出力電圧の高精度化、高速化、及び、低消費電力化) を満たすために、様々なデータ線駆動回路の開発が行わ れている。

【0010】複数のレベル電圧を出力する駆動回路としては、図20のような抵抗ストリング200の接続端子から取り出した電圧を、デコーダ300で選択して、出力端子群400に接続される液晶表示パネルのデータ線に直接出力するのが簡単である。なおデコーダ300に50 おける各データ線に対応したレベル電圧の選択は、デジ

(5)

タル信号により行うことができる。

【0011】図20の駆動回路の消費電力は、抵抗ストリング200に流す電流によって決まり、この電流を小さく抑えれば消費電力を抑えることができる。しかし、データ線へのレベル電圧の駆動期間(1出力期間)は、一般に表示パネルの走査線数によって決まり、画素数が多いパネルでは、1出力期間も短くなり、高速駆動が必要となる。

【0012】図20に示した駆動回路の駆動速度は、抵抗ストリング200に流れる電流の大きさに依存し、データ線に供給される電荷は抵抗ストリング200より供給される。このため、インピーダンスが高く、図20に示した駆動回路において、高速駆動を行うためには、抵抗ストリング200の電流を十分大きくする必要があり、その場合、消費電力が大きくなる。

【0013】これを改善する駆動回路として、例えば特開平10-301539号公報には、図21に示すような構成の駆動回路が提案されている。図21を参照すると、この駆動回路は、図20に示した駆動回路の各出力に、出力回路900を設けたものである。出力回路900は、ゲートがデコーダ300の出力と出力端子400間で接続されたスイッチ901と、ドレインが高位側電源VDDに接続され、ソースが出力端子400に接続され、ゲートがデコーダ300の出力に接続されたNMOSトランジスタ902と、ソースが出力端子400に接続され、ドレインが低位側電源VSSに接続され、ゲートがデコーダ300の出力に接続されたPMOSトランジスタ903とを備えて構成されている。

【0014】そして、出力期間の前半に、予備充放電期間を設けて、予備充放電期間にスイッチ901をオフとすると、トランジスタ902または903のソースフォロワ動作により、選択されたレベル電圧からトランジスタの閾値電圧ずれた電圧付近まで、高速に近づけることができる。

【0015】予備充放電期間終了後は、スイッチ901をオンとし、図20に示した駆動回路と同様に、抵抗ストリング200から、直接、データ線に電荷を供給し、選択されたレベル電圧に駆動する。

【0016】図21に示した駆動回路は、予備充放電期間は、トランジスタのソースフォロワ動作におけるインピーダンス変換により、トランジスタのドレインに接続された電源からデータ線へ電荷が供給されるため、高速駆動が可能となる。

【0017】このため図21に示した駆動回路は、図20に示した駆動回路よりも、高速に所定のレベル電圧に 駆動することができる。

【0018】一方、抵抗ストリング200から各データ 線へ電荷を供給することなく、完全なインピーダンス変 換によって高速駆動を実現する駆動回路も知られてい る。その代表的な駆動回路の一例を図22に示す。 【0019】図22を参照すると、駆動回路は、オペアンプよりなり、差動増幅段81、82と出力増幅段84で構成したものである。図22において、オペアンプの出力電圧Voutを差動増幅段81、82のVinー(反転入力端)に戻した(負帰還をかけた)ボルテージフォロワ構成とすると、出力電圧Voutは、Vin+(非反転入力端)に入力された電圧と等しい電圧が電流増幅されて出力される。したがって、レベル電圧を、V

8

i n+に入力すれば、高い電流供給能力で高速にデータ 10 線を駆動することができる。

【0020】ボルテージフォロワ構成とした図22のオペアンプの動作は、Vin+=Vin-では、出力電圧Voutは安定しているが、Vin+>Vin-に変化すると、出力増幅段84のPMOSトランジスタ841のみが動作して、出力電圧Voutは、Vin+(非反転入力端の電圧)まで引き上げられる。一方、Vin+<Vin-に変化すると、出力増幅段84のNMOSトランジスタ842のみが動作して、出力電圧Voutは、Vin-(反転入力端の電圧)まで引き下げられる。

【0021】帰還をかけた構成では、出力電圧Vout の変化に対する差動増幅段81、82および出力増幅段84の応答に遅延が生じるため発振が起きやすくなる。そのため位相補償手段として、容量素子843、844を設け、応答遅延のタイミングの調整(位相補償)を行い、発振を防いで安定した出力電圧を得られるようにしている。このようなオペアンプを用いることにより、データ線を高速に駆動することができる。なお、図22に示したオペアンプを、図21の出力回路900として用いる場合には、Vin+を与える回路は十分小さな電流供給能力でよいため、抵抗ストリング200の電流を十分小さくすることができる。

【0022】しかしながら、図22に示したオペアンプは、容量性負荷の充放電電力と、オペアンプの動作を維持するためのアイドリング電流による消費電力が生じる。また、Vin+に入力されるレベル電圧が変化すると、出力電圧が安定するまで充電作用と放電作用が高速に切り替わることにより、短い時間に、極めて大きな電力を消費する場合がある。このため、図22に示したオ40ペアンプは、高い電圧精度および高速駆動は可能であるが、消費電力は大きくなる。

【0023】これを改善する駆動回路として、例えば特公平11-2990082号には、図23に示すような駆動回路が提案されている。図23を参照すると、この駆動回路は、差動増幅段81と出力増幅段83からなるオペアンプと、予備放電制御スイッチ834とを備えて構成されている。

【0024】出力増幅段83は、PMOSトランジスタ 831により充電作用は高速に行うことができるが、放 50 電作用の速度は、定電流回路832の電流に制限され

る。そのため、出力期間の前半に、予備放電期間を設け、予備放電期間に、スイッチ834によりデータ線を一旦電源電圧VSSに引き下げ、予備放電期間以後に、オペアンプにより高速に所定のレベル電圧に駆動する。これにより、差動増幅段81と出力増幅段83の定電流回路815、832の電流を小さくし、アイドリング電流を小さく抑えても高速駆動が実現できる。

9

【0025】すなわち、図23に示した駆動回路は、データ線を一旦電源電圧VSSに予備放電することにより、アイドリング電流を抑えた低消費電力のオペアンプで高速駆動を可能とするとともに、さらに、オペアンプによる高い電圧精度で駆動することができる。

【0026】また、予備放電を必要とせずに、図23のような簡単なオペアンプを用いても高速駆動が可能で、さらに低消費電力を実現できる駆動回路として、例えば特開平10-197848号公報には、図24に示すような構成が提案されている。

【0027】図24を参照すると、入力電圧Vinを反転入力端(一)に入力するオペアンプ860と、高位側電源VDDにスイッチ871を介してソースが接続されたPMOSトランジスタ861と、低位側電源VSSにスイッチ872を介してソースが接続されたNMOSトランジスタ862と、を備え、PMOSトランジスタ861とNMOSトランジスタ862のドレインは出力端子に共通接続され、PMOSトランジスタ861とNMOSトランジスタ862のゲートに、オペアンプ860の出力が共通接続され、出力端子の電圧Voutを、オペアンプ860の非反転入力端(+)に戻す帰還型の構成としている。

【0028】オペアンプ860はトランジスタ861、862のそれぞれのゲートのみを駆動する構成であるため、オペアンプ860が電流供給能力を抑えた低消費電力型の構成でも、トランジスタ861、862のゲートを高速に駆動することができる。またトランジスタ861、862は高い電流供給能力で容量性負荷を高速に充電または放電することができ、オペアンプ860の入力と等しい電圧となったところで安定する。

【0029】したがって、図23に示した駆動回路は、高速駆動が可能である。またスイッチ871、872は、充電作用と放電作用の切り替わりによる貫通電流を防ぐために設けられており、PMOSトランジスタ861による充電作用を生じるときに、スイッチ871をオンとし、NMOSトランジスタ862による放電作用を生じるときに、スイッチ872をオンとする。これにより、高速駆動を可能とし、消費電力を容量性負荷の充放電電力とオペアンプ860のアイドリング電流による消費電力だけに抑えることができる。

[0030]

【発明が解決しようとする課題】前述したように、携帯 機器用途の液晶表示装置の駆動回路には、何よりも低消 費電力であることが求められている。それと同時に高い 電圧精度での高速駆動が必要である。

【0031】図21に示した駆動回路は、データ線を所定のレベル電圧からトランジスタの関値電圧程度ずれた電圧まで高速に予備充放電し、その後抵抗ストリング200から直接電荷を供給して所定のレベル電圧に駆動することにより、図20に示した駆動回路よりも高速駆動を可能にしている。しかしながら、図21においても、トランジスタの関値電圧程度の電圧変動分は、抵抗ストリング200から直接電荷を供給して駆動しなければならないため、トランジスタの関値電圧が十分小さくない限り、抵抗ストリング200の電流を十分小さく抑えることはできない。もし、予備充放電によってレベル電圧付近まで高速に駆動することができる予備充放電回路があれば、抵抗ストリング200の電流を十分小さく抑えることができることは、容易に理解できよう。

【0032】一方、図23や図24の示したような、帰還型の構成の駆動回路は、高速駆動は容易に実現できるが、高い電圧精度で安定にデータ線を駆動するために りは、発振を防ぐための位相補償手段を必ず設けなければならない。

【0033】図23に示したオペアンプのように、定電 流回路によってアイドリング電流を抑える場合でも、位 相補償容量を高速に充放電させる大きさのアイドリング 電流(静消費電流)は流さなければならない。

【0034】また、図23に示したオペアンプの場合は、出力期間ごとに電源電圧に予備放電を行う構成とされており、同じレベル電圧で連続駆動する場合にも、データ線を毎出力期間ごと予備放電しなければならないた30 め、余分な充放電電力を消費する。

【0035】また、図24に示した駆動回路の場合は、 データ線を駆動するときに充電作用または放電作用のい ずれか一方しか行われないので、容量が比較的小さいデ ータ線の場合には、駆動電圧が所定のレベル電圧から大 きくずれてしまう場合がある。

【0036】また図23、図24に示した構成以外でも、オペアンプを用いた駆動回路において、アイドリング電流による消費電力を抑えるためにオペアンプを一時的に非動作とする方法等も提案されているが、オペアン の動作開始時に、位相補償容量の充放電が安定するまでは出力電圧が不安定になるため、頻繁にオペアンプの動作、非動作の切替を行うと高い電圧精度の出力が難しくなり、出力不安定となる期間の充放電により消費電力も増加する。

【0037】したがって、本発明は、上記問題点に鑑みてなされたものであって、その目的は、高速動作、及び低消費電力化を実現し、容量性負荷を駆動する駆動回路に用いて好適とされる予備充放電回路を提供することにある。

50 【0038】本発明の他の目的は、出力電圧の高精度

化、高速動作、及び低消費電力化を図る駆動回路を提供 することにある。

[0039]

【課題を解決するための手段】上記目的を達成するため本発明の駆動回路は、放電作用を有する第1定電流回路と充電手段とを含む第1出力段と、充電作用を有する第2定電流回路と放電手段とを含む第2出力段と、前記第1出力段または前記第2出力段に作用を与える差動回路を少なくとも1つ含んで構成され、さらに前記第1出力段および前記第2出力段および前記差動回路をそれぞれ個別に制御する動作制御信号とを含むことを特徴とする予備充放電回路を有する。

【0040】本発明において、前記第1出力段および前記第2出力段および前記差動回路は、それぞれ内部に流れる電流を遮断する複数のスイッチを含み、前記動作制御信号による前記複数のスイッチの制御により、前記第1出力段および前記第2出力段および前記差動回路の制御が行われてもよい。

【0041】また、本発明において、前記差動回路は、前記予備充放電回路に入力される2つの電圧の電圧差に応じて動作し、前記2つの電圧の一方が前記予備充放電回路から出力される電圧であってもよい。さらに前記差動回路は、定電流回路を含み、前記定電流回路により前記差動回路内部に流れる電流が全て制御されているのが好ましい。また、前記第1出力段および前記第2出力段および前記動作制御信号により少なくともどちらか一方が動作している間は、他方は非動作とされてもよい。また、前記予備充放電回路を動作させる予備充放電期間において、前記予備充放電期間の前半に少なくとも前記第1出力段または前記第2出力段のいずれか一方を動作させ、前記予備充放電期間の後半に他方を動作させてもよい。

【0042】なお、前記予備充放電回路は、位相補償手段を含まない。

【0043】また、本発明の駆動回路は、前記予備充放 電回路と出力回路とで構成される駆動回路で、前記動作 制御信号は前記出力回路も制御し、所望の電圧を出力す る出力期間において、前記出力期間の前半に少なくとも 前記予備充放電回路は動作させ、前記出力期間の後半に 前記出力回路だけを動作させてもよい。

【0044】また、本発明の他の駆動回路は、前記予備充放電回路と2つの出力回路とで構成される駆動回路で、前記予備充放電回路は、前記第1出力段に作用を与える第1差動回路と前記第2出力段に作用を与える第2差動回路とを含み、更に前記2つの出力回路それぞれと前記第1差動回路および前記第1出力段または前記第2差動回路および前記第2出力段との接続を行う切替スイッチ群とを含み、前記動作制御信号は前記2つの出力回路および前記切替スイッチ群も制御し、所望の電圧を出力する出力期間において、前記出力期間の前半に少なく

とも前記予備充放電回路は動作させ、前記出力期間の後 半に前記2つの出力回路だけを動作させてもよい。

【0045】本発明の駆動回路の具体例は、前記出力回路の入力電圧が、抵抗ストリングの接続端子より取り出した複数の電圧の中から選択された電圧であって、また前記出力回路が、前記入力電圧をそのまま出力したり又は遮断したりするスイッチを含んで構成されることを特徴とする。

【0046】また、本発明の駆動回路の応用例として、 が記出力回路が、オペアンプと、前記オペアンプの出力 を遮断するスイッチとを含んで構成してもよい。

【0047】本発明の予備充放電回路は、電圧精度はオペアンプに劣るものの、所望のレベル電圧付近まで高速に予備充放電を行うことができるので、抵抗ストリングの電流を十分小さく抑えても高速駆動が可能で、しかも最終的には抵抗ストリングによって駆動することにより高い電圧精度を実現することができる。

[0048]

(7)

【発明の実施の形態】本発明の駆動回路の原理・作用に ついて以下に説明する。なお、以下では、液晶表示装置 のデータ線などの容量性負荷を所定の期間内に所望の電 圧に駆動する駆動回路に本発明を適用した実施の形態に ついて説明する。

【0049】はじめに、予備充放電回路について説明する。予備充放電回路の動作は、動作制御信号により制御する。予備充放電回路は、オペアンプと同様の帰還型の構成とされている。このため、出力電圧を所望の電圧付近まで高速駆動が可能である(本発明の第1の特徴)。

【0050】オペアンプ構成の駆動回路の場合には、安定な動作を維持するために位相補償容量を含み、また位相補償容量を十分高速に充放電させるためのアイドリング電流が必要とされているが、本発明において、予備充放電回路には、位相補償容量のような位相補償手段は設けない。これにより、位相補償容量の充放電が必要なく、アイドリング電流を十分小さく抑えることができる。

【0051】さらに、本発明においては、位相補償容量を持たないことから、わずかなアイドリング電流でトランジスタのゲート電圧を速やかに変動させることができるため、オペアンプのような位相補償容量を含む駆動回路よりも、高速動作が可能である。

【0052】しかしながら、帰還型の構成において、位相補償手段を持たなければ、発振を生じ、安定な出力を行うことができない。

【0053】そこで、本発明においては、予備充放電回路は、放電作用を有する第1定電流回路と充電手段とを含む第1出力段と、充電作用を有する第2定電流回路と放電手段とを含む第2出力段を備えている(本発明の第2の特徴)。

0 【0054】そして、第1出力段と第2出力段は、どち

らか一方が動作するときは他方が非動作となるように制 御される。

13

【0055】このため第1出力段が動作するときは、充電手段により高速充電作用が生じるが、放電作用を生じる第1定電流回路の電流値を十分小さく設定すると、発振を生じても、所望の電圧付近での小さいレベルの振動に抑えられる。

【0056】また、第2出力段が動作するときは、放電手段により高速放電作用が生じるが、充電作用を生じる第2定電流回路の電流値を十分小さく設定すると、発振を生じても所望の電圧付近での小さいレベルの振動に抑えられる。

【0057】これにより、容量性負荷の容量が比較的小さい場合でも、所望の電圧付近に駆動することができる。

【0058】さらに本発明において、予備充放電回路は、差動回路および第1出力段および第2出力段それぞれが定電流回路を備えている(本発明の第3の特徴)。これにより、予備充放電回路のアイドリング電流は、各定電流回路で制御され、各定電流回路を十分小さく設定することにより、低消費電力を実現することができる。

【0059】なお、アイドリング電流を十分小さく抑えても高速動作が可能であることは、上記に説明した通りである。また、差動回路および第1出力段および第2出力段それぞれにアイドリング電流を遮断するスイッチを設け、動作制御信号によって各スイッチをオフ制御することにより、予備充放電回路の動作を停止させることもできる。

【0060】そして、予備充放電回路の動作、非動作を 頻繁に切り替える場合も、速やかに動作させることがで き、動作、非動作の切り替えによる消費電力の増加も生 にない

【0061】以上のように、本発明において、予備充放 電回路は、上記特徴により、所望の電圧付近までの高速 駆動と低消費電力を実現することができる。

【0062】次に、本発明における、予備充放電回路と 出力回路を含む駆動回路について説明する。予備充放電 回路は、所望の電圧付近までの高速駆動が可能であるた め、高精度な電圧出力が可能な出力回路と組み合わせる ことで、出力電圧の高精度化、高速化、低消費電力の駆 動回路を実現することができる。

【0063】任意の1出力期間において、容量性負荷を 所望の電圧に駆動する場合、出力期間の前半に予備充放 電期間を設け、予備充放電期間に、予備充放電回路を動 作させて、所望の電圧付近まで高速に駆動し、出力期間 の後半は、予備充放電回路を非動作(非活性化状態)と し、出力回路の動作によって、高い電圧精度で所望の電 圧に駆動する。

【0064】なお予備充放電回路は、第1出力段による 高速充電作用と、第2出力段による高速放電作用を同時 には動作させないため、予備充放電期間を、更に2段階に分けて、第1出力段を動作させる予備充電期間と、第2出力段を動作させる予備放電期間を設けても良い。

14

【0065】また、出力回路は、予備充放電回路を動作させる出力期間の前半において、回路特性に応じて動作または非動作とする。または、非動作とする代わりに、出力回路を容量性負荷の駆動から一時的に切り離してもよい。

【0066】以上のような駆動を行うことにより、前記 10 出力回路は、高精度な電圧出力が可能であれば、電流供 給能力を抑えた駆動回路を用いることができる。

【0067】以上のように、本発明の駆動回路は、前述した従来技術の課題を解決し、高い電圧精度で高速駆動および低消費電力を実現することができる。具体例としては、抵抗ストリングから直接電荷を供給してデータ線を駆動する駆動回路に適用すれば、抵抗ストリングの電流を十分小さく抑えても、高い電圧精度で高速駆動および低消費電力を実現することができる。また応用例としては、前記出力回路にオペアンプを用いれば、オペアンプのアイドリング電流を増やすことなく高速化を実現することもできる。

【0068】以上、アクティブマトリクス駆動方式の液晶表示装置の駆動回路の場合について説明したが、これは、容量性負荷の駆動回路の代表例の一例として説明したものであり、本発明は液晶表示装置以外の、任意の容量性負荷の駆動回路としても用いることができる。

【0069】次に、本発明の実施の形態について、図面を参照して説明する。なお説明を簡単にするため、以下では、トランジスタとしてMOSトランジスタを用いた場合について説明する。MOSトランジスタ以外のトランジスタについても、MOSトランジスタの場合と同様の作用を得られるので説明は省略する。なお、以下の説明において参照する各図においては、他の図と同等の機能または回路には同一符号が付されている。なお、実施の形態および以下の全ての実施の形態において、出力端子2には容量性負荷が接続されているものとし、各実施例における駆動回路は容量性負荷を所望の電圧に駆動するための駆動回路であるとする。

【0070】[第1の実施の形態]図1は、本発明の駆動回路の第1の実施の形態の構成を示す図である。図1を参照すると、この駆動回路は、入力端子1および出力端子2と、入力端子1の電圧Vinを受け、出力端子2に所望の電圧を出力する出力回路10と、出力端子2の電圧Voutを所望の電圧付近まで高速に変動させることのできる予備充放電回路20と、を備え、動作制御信号は、予備充放電回路20および出力回路10の動作、非動作を制御する信号である。

【0071】予備充放電回路20は、第1差動回路21 と、第2差動回路22と、第1出力段30と、第2出力 段40とを備えている。 【0072】第1出力段30は、充電手段31と第1定 電流回路32とを備え、第2出力段40は、放電手段4 1と第2定電流回路42とを備えている。

15

【0073】第1差動回路21と第1出力段30、第2差動回路22と第2出力段40は、それぞれ出力段30、40の出力電圧を、差動回路21、22の入力に戻す帰還型の構成とされており、第1差動回路21および第2差動回路22は、入力電圧Vinと出力電圧Voutの電圧差の変動に応じて動作し、それぞれの出力を受けて、充電手段31および放電手段41も動作し、出力電圧Voutを変化させる。

【0074】充電手段31は、高い電流供給能力で出力端子2を充電して、出力電圧Voutを、高位側(電源電圧VDD側とする)に引き上げるように作用し、放電手段41は、高い電流供給能力で出力端子2の蓄積電荷を放電して出力電圧Voutを、低位側(電源電圧VSS側とする)に引き下げるように作用する。

【0075】また第1定電流回路32は、一定の電流供給能力で出力端子2の蓄積電荷を放電して、出力電圧Voutを、電源電圧VSS側に引き下げるように作用し、第2定電流回路42は一定の電流供給能力で出力端子2を充電して、出力電圧Voutを、電源電圧VDD側に引き上げるように作用する。

【0076】なお第1差動回路21と第1出力段30、第2差動回路22と第2出力段40のそれぞれは、帰還型の構成であるが、本発明の実施の形態においては、位相補償手段は設けていない。

【0077】以下に、図1に示した本発明の第1の実施の形態の駆動回路の動作について説明する。

【0078】はじめに、第1差動回路21と第1出力段 30(充電手段31、第1定電流回路32)の動作について説明する。

【0079】第1差動回路21の電圧出力は、入力端子1の電圧Vinおよび出力端子2の電圧Voutの電圧差の変動に応じて変動し、その変動により、電圧Voutが所望の電圧よりも低い電圧のときに、充電手段31を動作させ、電圧Voutが所望の電圧よりも高い電圧のときには、充電手段31を停止させる。

【0080】したがって、出力電圧Voutは、所望の電圧よりも低い電圧のときには、充電手段31によって、高速に、電源電圧VDD側に引き上げられ、所望の電圧よりも高い電圧のときには,第1定電流回路32によって緩やかに引き下げられ、そして所望の電圧付近でほぼ安定する。第1差動回路21と第1出力段30は帰還型の構成であるが、位相補償手段は設けない。位相補償手段は発振を抑え、出力電圧Voutを安定させる作用があるが、一方で、動作速度の低下や消費電力の増加を招く。

【0081】本発明の第1の実施の形態においては、第 1差動回路21と第1出力段30には、位相補償手段を 設けず、高速応答させることによって、出力電圧Vou tを所望の電圧付近まで高速に変動させる。

【0082】しかしながら、位相補償手段を設けない場合でも、回路素子に付帯する寄生容量等により、出力電圧Voutの変動に対する第1差動回路21と充電手段31のそれぞれの応答にわずかながら遅延が生じる。

【0083】このため、出力電圧Voutが電源電圧VDD側に引き上げられる場合に、充電手段31の応答遅延により、過充電が生じて、出力電圧Voutは所望の電圧よりも高い電圧となる場合がある。しかしながら、本発明の第1の実施の形態では、第1差動回路21と充電手段31の高速応答により、過充電も十分小さいレベルに抑えることができる。

【0084】また、充電作用と放電作用の繰り返しにより、出力電圧Voutは、発振(振動)を生じるが、この発振(振動)を十分小さいレベルに抑えるため、第1定電流回路32を十分小さいレベルの電流に設定する。

【0085】充電手段31によって、充電作用が高速に 行われても、第1定電流回路32による放電作用が緩や 20 かであるため、発振(振動)は、所望の電圧付近で緩や かな変動で小さいレベルに抑えられる。

【0086】すなわち、本発明の第1の実施の形態においては、位相補償手段を設けないことにより、出力電圧 Voutの変動に対する第1差動回路21と、充電手段 31の応答を速めて過充電を小さく抑え、第1定電流回 路32を十分小さいレベルの電流に設定することによ り、発振(振動)を、緩やかな変動の小さいレベルに抑 えることができる。

【0087】さらに、第1定電流回路32の電流値を十 30 分小さな電流レベルに抑えたことにより消費電力も抑え ることができる。

【0088】なお第1差動回路21と第1出力段30は、出力電圧Voutを所望の電圧に十分近いレベルまで速やかに予備充電できればよく、十分小さいレベルの発振(振動)が残っても、差し支えない。

【0089】次に、第2差動回路22と第2出力段40 (放電手段41、第2定電流回路42)について説明する。基本的な動作原理は、第1差動回路21と第1出力 段30と同様である。

Ø 【0090】第2差動回路22の電圧出力は、入力端子 1の電圧Vinおよび出力端子2の電圧Voutの電圧 差に応じて変動し、電圧Voutが所望の電圧よりも高い電圧のときに放電手段41を動作させ、電圧Vout が所望の電圧よりも低い電圧のときには放電手段41を 停止させる。

【0091】したがって、出力電圧Voutが、所望の電圧より高い電圧のときには、第2定電流回路42によって緩やかに引き上げられ、所望の電圧付近でほぼ安定

0 【0092】第2差動回路22と第2出力段40も帰還

型の構成であるが、第1差動回路21と第1出力段30 の構成と同様に、位相補償手段は設けず、第2定電流回 路を十分小さいレベルの電流に設定する。これにより、 出力電圧Voutの変動に対する第2差動回路22と放 電手段41の応答を速めて過放電を小さく抑え、発振

17

(振動)を緩やかな変動の小さいレベルに抑えることが できる。

【0093】さらに、第2定電流回路42を十分小さな 電流レベルに抑えたことにより、消費電力も抑えること ができる。

【0094】なお、第2差動回路22と第2出力段40 は、出力電圧Voutを所望の電圧に十分近いレベルま で速やかに予備放電できればよく、十分小さいレベルの 発振(振動)が残っても差し支えない。

【0095】第1定電流回路32および第2定電流回路 42は、特に、負荷容量(出力端子2の負荷容量)が小 さい場合に、有効な作用を生じる。

【0096】出力負荷容量が小さい場合には、充電手段 31または放電手段41による過充電または過放電が生 じると、出力電圧Voutが所望の電圧から大きくずれ 20 圧付近まで速やかに予備充放電することができる。 やすくなるが、本発明の第1の実施の形態においては、 第1定電流回路32および第2定電流回路42を設ける ことにより、過充電または過放電を抑制し、予備充放電 回路20の作用により到達する電圧と、所望の電圧との ずれを抑えることができる。

【0097】また第1差動回路21および第2差動回路 22は、それぞれアイドリング電流を制御する定電流回 路を備えている。これにより、第1差動回路21、第2 差動回路22、第1出力段30、第2出力段40に流れ る電流は、それぞれ各定電流回路により制御され、それ ぞれのアイドリング電流を十分小さく設定することによ り予備充放電回路20の低消費電力を実現することがで きる。

【0098】本発明の第1の実施の形態において、アイ ドリング電流を十分小さく抑えながら、高速動作が可能 であることは、上記した通りである。また、アイドリン グ電流を遮断することにより、予備充放電回路20の動 作を停止させることができる。

【0099】そして予備充放電回路20の動作、非動作 を頻繁に切り替える場合も、速やかに動作させることが でき、動作、非動作の切り替えによる消費電力の増加も 生じない。

【0100】次に、本発明の第1の実施の形態におい て、動作制御信号による予備充放電回路20の動作の制 御について説明する。予備充放電回路20の第1差動回 路21、第1出力段30(充電手段31、第1定電流回 路32) および第2差動回路22、第2出力段40 (放 電手段41、第2定電流回路42)は、それぞれ電流を 遮断するスイッチを含み、動作制御信号により、各スイ ッチのオン、オフを制御して、予備充放電回路20の動 作、非動作を制御する。

【0101】予備充放電回路20を非動作とした場合 に、電力は消費されない。また動作制御信号は、予備充 放電回路20の動作時においても、第1差動回路21と 第1出力段30(充電手段31、第1定電流回路32) を動作させるときは、第2差動回路22と第2出力段4 0 (放電手段41、第2定電流回路42) を非動作と し、第2差動回路22と第2出力段40 (放電手段4 1、第2定電流回路42)を動作させるときは、第1差 10 動回路21と第1出力段30(充電手段31、第1定電 流回路32)を非動作とする。

【0102】本発明の第1の実施の形態において、この ような制御を行う理由は、充電手段31と放電手段41 が同時に動作可能であると、それぞれが高い電流供給能 力をもっているため、大きなレベルで発振が生じる、た めである。

【0103】そこで、第1出力段30と第2出力段40 の少なくともいずれか一方が動作している間は、他方を 非動作とすることにより、出力電圧Voutを所望の電

【0104】次に、本発明の第1の実施の形態におけ る、動作制御信号による予備充放電回路20と出力回路 10を含む駆動回路の動作について説明する。

【0105】予備充放電回路20は、所望の電圧付近ま で出力端子2の電圧Voutを高速に変化させることが できるが、高精度な電圧出力を、安定に供給することは できない。

【0106】そこで、髙精度な電圧出力が可能な出力回 路10と組み合わせて用いる。出力回路10には、公知 の任意の駆動回路を用いることができる。

【0107】任意の1出力期間において、容量性負荷を 所望の電圧に駆動する場合、動作制御信号により、出力 期間の前半に、予備充放電回路20を動作させて所望の 電圧付近まで高速に駆動し、出力期間の後半は、予備充 放電回路20を非動作として、出力回路10の動作によ って、高い電圧精度で所望の電圧に駆動する。

【0108】出力回路10は、予備充放電回路20を動 作させる出力期間の前半において、回路特性に応じて動 作または非動作とする。または非動作とする代わりに、 出力回路10を入力端子1および出力端子2から遮断す る手段を設けてもよい。

【0109】以上のような駆動を行うことにより、出力 回路10は、高精度な電圧出力が可能であれば、電流供 給能力を抑えた駆動回路を用いることができる。

【0110】以上のように、本発明の第1の実施の形態 の駆動回路は、予備充放電回路20により、所望の電圧 付近まで高速に駆動することができ、電流供給能力を抑 えた高精度な電圧出力が可能な出力回路10を用いるこ とにより、高精度出力、高速駆動および低消費電力を実 現することができる。

【0111】[第2の実施の形態]図2は、本発明の駆動回路の第2の実施の形態の構成を示す図である。図2には、図1の駆動回路における予備充放電回路20の具体的な回路の一例が示されている。

19

【0112】図2において、予備充放電回路20は、入力端子1に電圧Vinが与えられたとき、出力電圧Voutを電圧Vinに十分近い電圧レベルまで高速に予備充放電する回路である。また出力回路10は、出力端子2を高い電圧精度で電圧Vinに駆動できる回路である。予備充放電回路20は、第1差動回路21と第1出力段30と、第2差動回路22と第2出力段40とを備えている。

【0113】第1出力段30は、充電手段(311)と 第1定電流回路(321)を含み、第2出力段40は放 電手段(411)と第2定電流回路(421)を含む。 上記構成を更に詳しく説明する。

【0114】第1差動回路21は、PMOSトランジス タ211、212よりなるカレントミラー回路を負荷に 備えた差動対NMOSトランジスタ213、214から 構成されている。より詳細には、ソースが共通接続さ れ、定電流源215の一端に接続され、ゲートが、入力 端子1 (Vin)、出力端子2 (Vout) にそれぞれ 接続されたNMOSトランジスタ213、214と、ソ ースがVDDに接続され、ゲートがPMOSトランジス タ212のゲートに接続され、ドレインがNMOSトラ ンジスタ213のドレインに接続されたPMOSトラン ジスタ211 (カレントミラー回路の電流出力側トラン ジスタ)と、ソースが高位側電源VDDに接続され、ド レインとゲートが接続されてNMOSトランジスタ21 4のドレインに接続されたPMOSトランジスタ212 (カレントミラー回路の電流入力側トランジスタ)と、 定電流源215の他端と低位側電源VSSとの間に接続 されるスイッチ521と、を備えている。差動NMOS トランジスタ213、214は、サイズが等しい。NM OSトランジスタ213のドレイン電圧を第1差動回路 21の出力とする。

【0115】また第1出力段30では、充電手段として、ドレインが出力端子2に接続され、第1差動回路21の出力電圧がゲートに入力され、ソースがスイッチ531を介して、高位側電源VDDに接続されるPMOSトランジスタ311を備え、第1定電流回路(図1の31)として、一端が出力端子2に接続され、他端がスイッチ532を介して低位側電源VSSに接続された定電流回路321を設け、出力端子2と電源VSSの間に流れる電流を制御する。

【0116】スイッチ521、531、532は、制御端子が動作制御信号に接続されてオン、オフ制御され、スイッチがオフのときに電流が遮断され動作が停止される。各スイッチは電流を遮断する配置であれば図2と異なる配置でも構わない。前述したように、第1差動回路

21と第1出力段30は帰還型の構成であるが位相補償 容量は持たない。

【0117】第2差動回路22は、第1差動回路21とは極性を逆とし、NMOSトランジスタ221、222よりなるカレントミラー回路と、互いにサイズが等しいPMOSトランジスタよりなる差動対223、224と、定電流回路225とを備えて構成されている。

【0118】カレントミラー回路において、NMOSトランジスタ222のゲートとドレインが共通接続される。PMOSトランジスタ223、224のゲートにはそれぞれ入力端子1の電圧Vinおよび出力端子2の電圧Voutが入力される。そして差動PMOSトランジスタ223のドレイン電圧を第2差動回路22の出力とする。

【0119】第2出力段40では、放電手段41として、NMOSトランジスタ411を設け、NMOSトランジスタ411のドレインは出力端子2に接続され、ゲートには第2差動回路22の出力電圧が入力され、ソースが低位側電源VSSに接続されている。また第2定電20 流回路421を設け、出力端子2と高位側電源VDDとの間に流れる電流を制御する。

【0120】さらに第2差動回路22および第2出力段40は、動作制御信号により制御されるスイッチ522、541、542を含み、スイッチがオフのときに電流が遮断され動作が停止される。各スイッチは電流を遮断する配置であれば図2と異なる配置でも構わない。なお第2差動回路22と第2出力段40は帰還型の構成であるが位相補償容量は持たない。

【 0 1 2 1 】また、PMOSトランジスタ3 1 1、NM OSトランジスタ4 1 1 の関値電圧は、それぞれカレントミラー回路(2 1 1、2 1 2)、(2 2 1、2 2 2)を構成するトランジスタの関値電圧と十分近い大きさであることが好ましい。

【0122】次に、図2を参照して、本発明の第2の実施の形態における予備充放電回路20の動作について説明する。予備充放電回路20は、動作制御信号により、その動作が制御され、第1差動回路21と第1出力段30または第2差動回路22と第2出力段40のいずれか一方が動作しているときには、少なくとも他方は停止するように制御される。

【0123】まず、第1 差動回路 21 と第1 出力段 30 が動作する場合について説明する。なお、以下では、電圧 Vin と電圧 Vout が等しいときを初期状態として説明する。

【0124】スイッチ521、531、532がオンしている状態の第1差動回路21と第1出力段30は、以下のような動作を行う。

【0125】初期状態から、電圧Vinが高電圧側に変化した場合、差動対NMOSトランジスタ213、214のうちNMOSトランジスタ213のドレイン電流が

増大し、第1差動回路21の出力電圧(NMOSトランジスタ213のドレイン端子電圧)は急速に低下して、PMOSトランジスタ311のゲート電圧を、引き下げ、PMOSトランジスタ311の充電作用(電源VDD側から出力端子2への電流の供給)により、出力端子2の電圧Voutを引き上げる。

21

【0126】そして、出力電圧Voutが上昇し始めると、差動対NMOSトランジスタ213、214のうちNMOSトランジスタ214のドレイン電流が増大し、NMOSトランジスタ213のドレイン電流が減少し、第1差動回路21の出力電圧(NMOSトランジスタ213のドレイン電圧)も、一旦低下したレベルから上昇を始める。

【0127】これによって、PMOSトランジスタ31 1のゲート・ソース間電圧が小さくなるので、PMOSトランジスタ311に流れる電流が減少し、充電作用も速やかに低下していく。

【0128】出力電圧Voutが、入力電圧Vin付近まで上昇すると、PMOSトランジスタ311のゲート・ソース間電圧は、その関値電圧レベルに到達して、PMOSトランジスタ311がオフし、充電作用が停止する。

【0129】第1差動回路21の出力電圧が更に上昇しても、PMOSトランジスタ311のゲート・ソース間電圧が閾値電圧以下となっていることから、充電作用は停止したままとなる。

【0130】定電流回路321は、出力端子2から低位側電源VSSへ一定の電流で放電するので、過充電により、出力電圧Voutが電圧Vinより高い電圧になった場合には、PMOSトランジスタ311はオフしており充電作用は停止しているため、定電流回路321によって、出力電圧Voutは引き下げられる。

【0131】そして、出力電圧Voutが入力電圧Vin付近まで下がると、PMOSトランジスタ311が再びオンとなって充電作用を生じる。このとき、出力電圧Voutの変動に対して、第1差動回路21と第1出力段30の応答遅延があるため、充電作用と放電作用が交互に繰り返され、出力電圧Voutは、最終的には収束するものの、電圧Vin付近で発振(振動)が長く続く場合もある。

【0132】この発振(振動)を十分小さいレベルに抑えるためには、定電流回路321は十分小さいレベルの電流に設定する。これにより、PMOSトランジスタ311によって充電作用が高速に行われても、定電流回路321による放電作用が緩やかであるため、発振(振動)は、電圧Vin付近で緩やかな変動の小さいレベルに抑えることができる。

【0133】一方、初期状態から電圧Vinが電圧Voutより低電圧側に変化した場合には、第1差動回路2 1の出力電圧は上昇してPMOSトランジスタ311の ゲートの電圧を第1電源電位VDD側に引き上げ、PM OSトランジスタ311はオフとなって充電作用を停止する。

【0134】そのため、定電流回路321は、出力電圧 Voutを引き下げるように作用するが、十分小さいレベルの電流に設定した場合には、出力電圧Voutを速 やかに変動させることはできない。

【0135】このように、第1差動回路21と第1出力 段30は、電圧Vinが電圧Voutよりも高電圧側に 10 変化した場合に、出力電圧Voutを電圧Vinに十分 近いレベルまで近づけることができる。

【0136】なお、第1差動回路21と第1出力段30は、位相補償容量を持たないため、定電流回路215の電流レベルを十分小さく設定しても、PMOSトランジスタ311を速やかに動作させることができる。

【0137】したがって、出力電圧Voutの変動に対して、PMOSトランジスタ311の応答が速く、過充電も十分小さいレベルに抑えることができる。すなわち位相補償容量を設けないことにより、出力電圧Voutの変動に対する第1差動回路21とPMOSトランジスタ311の応答を速めて過充電を小さく抑え、定電流回路321を十分小さいレベルの電流に設定することにより、発振(振動)を緩やかな変動の小さいレベルに抑えることができる。

【0138】さらに定電流回路321、215を十分小さな電流レベルに抑えることにより、消費電力も抑えることができる。

【0139】なお、第1差動回路21と第1出力段30は、出力電圧Voutを電圧Vinに十分近いレベルまで速やかに予備充電できればよく、十分小さいレベルの発振(振動)が残っても差し支えない。

【0140】次に、本発明の第1の実施の形態において、第2差動回路22と第2出力段40が動作する場合について説明する。なお、以下では、電圧Vinと電圧 Voutが等しいときを初期状態として説明する。

【0141】スイッチ522、541、542がオンしている状態の第2差動回路22と第2出力段40は、以下のような動作を行う。

【0142】初期状態から電圧Vinが低電圧側に変化 0 した場合、第2差動回路22の出力電圧は急速に上昇して、NMOSトランジスタ411のゲート電圧を第1電源VDD側に引き上げ、NMOSトランジスタ411が オンし、放電作用により、出力端子2の電圧Voutを 第2電源VSS側に引き下げるように作用する。

【0143】そして電圧Voutが低下し始めると、第 2差動回路22の出力電圧も一旦上昇したレベルから低 下を始める。これによって、NMOSトランジスタ41 1のゲート・ソース間電圧が小さくなるので、NMOS トランジスタ411に流れる電流が減少し、放電作用も 50 速やかに低下していく。 【0144】電圧Voutが電圧Vin付近まで低下すると、NMOSトランジスタ411のゲート・ソース間電圧は関値電圧レベルに到達して、NMOSトランジスタ411がオフし、放電作用が停止する。第2差動回路22の出力電圧が更に低下しても、NMOSトランジスタ411のゲート・ソース間電圧が関値電圧以下となっているので、放電作用は停止したままとなる。

23

【0145】定電流回路421は、第1の電源VDDから出力端子2へ一定の電流で充電するので過放電により出力電圧Voutが電圧Vinより低い電圧になった場合には、NMOSトランジスタ411がオフしており、放電作用は停止しているため、定電流回路421によって、出力電圧Voutは引き上げられる。

【0146】そして出力電圧Voutが電圧Vin付近まで上昇すると、NMOSトランジスタ411が再びオンとなって放電作用を生じる。ここでも、出力電圧Voutの変動に対して、第2差動回路22と第2出力段40の応答遅延があるため、充電作用と放電作用が交互に繰り返され、出力電圧Voutは、最終的には収束するものの、電圧Vin付近で発振(振動)が長く続く場合もある。

【0147】この振動を十分小さいレベルに抑えるためには、定電流回路421を十分小さいレベルの電流に設定する。これによりNMOSトランジスタ411によって放電作用が高速に行われても、定電流回路421による充電作用が緩やかであるため、振動を電圧Vin付近で緩やかな変動の小さいレベルに抑えることができる。

【0148】一方、初期状態から、入力電圧Vinが、 出力電圧Voutより高電圧側に変化した場合には、第 2差動回路22の出力電圧は低下し、NMOSトランジ スタ411のゲート電圧を引き下げ、NMOSトランジ スタ411はオフとなって、放電作用を停止する。

【0149】そのため、定電流回路421は、出力電圧 Voutを引き上げるように作用するが、十分小さいレベルの電流に設定された場合には、出力電圧Voutを 速やかに変動させることはできない。

【0150】このように、第2差動回路22と第1出力 段40は、入力電圧Vinが出力電圧Voutよりも低 電圧側に変化した場合に、出力電圧Voutを入力電圧 Vinに十分近いレベルまで近づけることができる。

【0151】なお、第2差動回路22と第2出力段40は、位相補償容量を持たないため、定電流回路225の電流レベルを十分小さく設定しても、NMOSトランジスタ411を速やかに動作させることができる。

【0152】したがって、出力電圧Voutの変動に対して、NMOSトランジスタ411の応答が速く、過充電も十分小さいレベルに抑えることができる。すなわち位相補償容量を設けないことにより、出力電圧Voutの変動に対する第2差動回路22とNMOSトランジスタ411の応答を速めて過放電を小さく抑え、定電流回

路421を十分小さいレベルの電流に設定することにより、発振(振動)を緩やかな変動の小さいレベルに抑えることができる。

【0153】さらに、定電流回路421、225を十分小さな電流レベルに抑えることにより消費電力も抑えることができる。なお第2差動回路22と第1出力段40は、出力電圧Voutを電圧Vinに十分近いレベルまで速やかに予備放電できればよく、十分小さいレベルの発振(振動)が残っても差し支えない。

【0154】次に、本発明の第2の実施の形態における 動作制御信号による予備充放電回路20の動作について 説明する。

【0155】予備充放電回路20の第1差動回路21、第1出力段30および第2差動回路22、第2出力段40はそれぞれ電流を遮断するスイッチ521、531、532およびスイッチ522、541、542を含み、動作制御信号により、各スイッチのオン、オフを制御して、予備充放電回路20の動作、非動作を制御する。

【0156】予備充放電回路20を非動作とする場合 20 に、アイドリング電流が全て遮断され、電力を消費しないようにさせることができる。その際、電圧Vinおよび電圧Voutに影響を与えることはない。

【0157】また、動作制御信号によって、予備充放電回路20の動作時においても、第1差動回路21と第1出力段30または第2差動回路22と第2出力段40のどちらか一方が動作しているときには、少なくとも他方は停止するように制御する。

【0158】本発明の第2の実施の形態において、このように制御する理由は、PMOSトランジスタ311と NMOSトランジスタ411が同時に動作可能である と、それぞれが高い電流供給能力で動作可能であるた め、大きなレベルで発振が生じ、消費電力も増加するか らである。

【0159】第1出力段30と第2出力段40の少なくともどちらか一方が動作している間は、他方を非動作とすることにより、出力電圧Voutを電圧Vin付近まで速やかに予備充放電することができる。

【0160】次に、本発明の第2の実施の形態において、動作制御信号による予備充放電回路20と出力回路 40 10を含む駆動回路の動作について説明する。

【0161】予備充放電回路20は、電圧Vin付近まで出力端子2の電圧Voutを高速に変化させることができるが、高精度な電圧出力を安定に供給することはできない。そこで高精度な電圧出力が可能な出力回路10と組み合わせて用いる。出力回路10には任意の従来駆動回路を用いることができる。任意の1出力期間において容量性負荷を任意の電圧Vinに駆動する場合、動作制御信号により出力期間の前半に予備充放電回路20を動作させて電圧Vin付近まで高速に駆動し、出力期間の後半は予備充放電回路20を非動作とし出力回路10

の動作によって高い電圧精度で電圧Vinに駆動する。 【0162】出力回路10は、予備充放電回路20を動作させる出力期間の前半において、回路特性に応じて動作または非動作とする。あるいは、非動作とする代わりに、出力回路10を入力端子1および出力端子2から遮断する手段を設けてもよい。以上のような駆動を行うことにより、前記出力回路は高精度な電圧出力が可能であれば電流供給能力を抑えた駆動回路を用いることができる。

25

【0163】なお、予備充放電回路20は、出力電圧Voutを電圧Vinに十分近いレベルにまで予備充放電する回路であり、高精度な電圧出力は必ずしも求められないので、厳密な設計は必要なく設計も容易に行うことができる。したがって、各トランジスタの閾値電圧が多少ばらつきをもつ場合でも設計が可能である。この場合、予備充放電によって駆動される電圧が多少ばらつくが、高い電圧精度で駆動できる出力回路10と組み合わせて用いることにより高い電圧精度で高速駆動が可能である。また、PMOSトランジスタ311またはNMOSトランジスタ411は、チャネル長Lに対するチャネル幅Wの比率(W/L比)を高くすることにより、充電作用または放電作用をより高速にすることができる。

【0164】また、予備充放電回路20の動作、非動作の切替を短い期間に行っても、第1差動回路21と第1出力段30、第2差動回路22と第2出力段40は小さいレベルの電流で高速動作可能であるため、動作開始も速やかに行うことができ、それによる消費電力の増加も生じない。したがって予備充放電回路20は、低消費電力で高速動作が可能である。

【0165】以上説明したように、図2の駆動回路は、 予備充放電回路20により所望の電圧付近まで高速に駆動することができ、電流供給能力を抑えた高精度な電圧 出力が可能な出力回路10を用いることにより、高精度 出力、高速駆動および低消費電力を実現することができる。

【0166】[第3の実施の形態]図3は、本発明の駆動回路の第3の実施の形態の構成を示す図である。本発明の第3の実施の形態は、図1の第1の実施の形態の予備充放電回路20の構成を変更したものである。

【0167】前記第1の実施の形態における予備充放電回路20が、2つの出力段に対してそれぞれ独立な差動回路を備えた構成とされているのに対し、本発明の第3の実施の形態においては、予備充放電回路20では、2つの出力段に対して、それぞれに作用を与える差動回路を備えた構成としている。

【0168】図3を参照すると、本発明の第3の実施の形態において、駆動回路は、入力端子1および出力端子2と、入力端子1の電圧Vinを受け、出力端子2に所望の電圧を出力する出力回路10と、出力端子2の電圧Voutを所望の電圧付近まで高速に変動させることの

できる予備充放電回路20と、予備充放電回路20および出力回路10の動作、非動作を制御する動作制御信号とを備えている。

【0169】予備充放電回路20は、差動回路23と、 第1出力段30と、第2出力段40とを備えている。

【0170】第1出力段30は、充電手段31と、第1 定電流回路32とを備え、第2出力段40は、放電手段 41と第2定電流回路42とを備えて構成されている。

【0171】予備充放電回路20は帰還型の構成とされ、差動回路23は、電圧Vinと電圧Voutの電圧差の変動に応じて動作し、その出力を受けて充電手段31および放電手段41も動作し、出力電圧Voutを変化させる。差動回路23は、充電手段31および放電手段41それぞれに作用を与える出力を少なくとも1つ備え、異なる複数の出力を備えていてもよい。

【0172】充電手段31は、高い電流供給能力で出力電圧Voutを引き上げるように作用し、放電手段41は、高い電流供給能力で出力電圧Voutを引き下げるように作用する。

20 【0173】また第1定電流回路32は、一定の電流供給能力で、出力電圧Voutを引き下げるように作用し、第2定電流回路42は、一定の電流供給能力で出力電圧Voutを引き上げるように作用する。本発明の第3の実施の形態においても、予備充放電回路20は、帰還型の構成であるが、位相補償手段は設けない。

【0174】次に、本発明の第3の実施の形態における、動作制御信号による予備充放電回路20の動作について説明する。

【0175】予備充放電回路20の差動回路23、第1 30 出力段30(充電手段31、第1定電流回路32)およ び第2出力段40(放電手段41、第2定電流回路4 2)は、それぞれ電流を遮断するスイッチを含み、動作 制御信号により、各スイッチのオン、オフを制御して予 備充放電回路20の動作、非動作を制御する。これによ り、予備充放電回路20を非動作とする場合に電力を消 費しないようにさせることができる。

【0176】また動作制御信号は、予備充放電回路20の動作時において、第1出力段30(充電手段31、第1定電流回路32)、または第2出力段40(放電手段41、第2定電流回路42)のどちらか一方を動作させるときは、他方を非動作とする。

【0177】このため、予備充放電回路20の動作は、 差動回路23と第1出力段30が動作する場合または差 動回路23と第2出力段40が動作する場合のいずれか である。

【0178】これは、図1を参照して説明した前記第1の実施の形態において予備充放電回路20の第1差動回路21と第1出力段30が動作する場合、または第2差動回路22と第2出力段40が動作する場合と同じであ

【0179】したがって、本発明の第3の実施の形態の予備充放電回路20は、図1の前記第1の実施の形態の予備充放電回路20と同様の作用効果を有する。すなわち、本発明の第3の実施の形態において、予備充放電回路20は、差動回路23と第1出力段30が動作するときは、電圧Voutが所望の電圧より低い電圧のときに充電手段31により出力電圧Voutが高い電流供給能力で所望の電圧付近まで引き上げられる。

27

【0180】また、差動回路23と第2出力段40が動作するときは、電圧Voutが所望の電圧より高い電圧のときに放電手段41により出力電圧Voutが高い電流供給能力で所望の電圧付近まで引き下げられる。

【0181】本発明の第3の実施の形態は、位相補償手段を設けないことにより、出力電圧Voutの変動に対する応答を速めて出力電圧Voutを速やかに所望の電圧付近まで近づけることができ、さらに過充電または過放電も小さく抑えることができる。また第1定電流回路32および第2定電流回路42を十分小さいレベルの電流に設定することにより、発振(振動)を緩やかな変動の小さいレベルに抑えることができる。

【0182】さらに、第1定電流回路32および第2定電流回路42を十分小さな電流レベルに抑えたことにより消費電力も抑えることができる。なお予備充放電回路20は、出力電圧Voutを所望の電圧に十分近いレベルまで速やかに予備充放電できればよく、十分小さいレベルの発振(振動)が残っても差し支えない。

【0183】また、差動回路23もアイドリング電流を 制御する定電流回路を含んで構成する。これにより差動 回路23、第1出力段30、第2出力段40に流れる電 流はそれぞれ各定電流回路により制御され、それぞれの アイドリング電流を十分小さく設定することにより予備 充放電回路20の低消費電力を実現することができる。 なお、アイドリング電流を十分小さく抑えても高速動作 が可能であることは上記に説明した通りである。また、 差動回路23、第1出力段30、第2出力段40はそれ ぞれ動作制御信号により制御されるスイッチを含み、ス イッチの制御によってアイドリング電流を遮断すること により、前記予備充放電回路の動作を停止させることが できる。そして前記予備充放電回路の動作、非動作を頻 繁に切り替える場合も、速やかに動作させることがで き、動作、非動作の切り替えによる消費電力の増加も生 じない。

【0184】次に、本発明の第3の実施の形態における、動作制御信号による予備充放電回路20と出力回路10を含む駆動回路の動作について説明する。

【0185】予備充放電回路20は、所望の電圧付近まで出力端子2の電圧Voutを高速に変化させることができるが、高精度な電圧出力を安定に供給することはできない。そこで高精度な電圧出力が可能な出力回路10 と組み合わせて用いる。なお、出力回路10は、任意の

公知の駆動回路を用いることができる。

【0186】任意の1出力期間において容量性負荷を所望の電圧に駆動する場合、動作制御信号により出力期間の前半に、予備充放電回路20を動作させて所望の電圧付近まで高速に駆動し、出力期間の後半は、予備充放電回路20を非動作とし、出力回路10の動作によって高い電圧精度で所望の電圧に駆動する。

【0187】出力回路10は、予備充放電回路20を動作させる出力期間の前半において、回路特性に応じて動作または非動作とする。または、非動作とする代わりに、出力回路10を入力端子1および出力端子2から遮断する手段を設けてもよい。

【0188】以上のような駆動を行うことにより、出力 回路10は高精度な電圧出力が可能であれば電流供給能 力を抑えた駆動回路を用いることができる。

【0189】以上のように、図3に示した本発明の第3の実施の形態の駆動回路は、予備充放電回路20により、所望の電圧付近まで高速に駆動することができ、電流供給能力を抑えた高精度な電圧出力が可能な出力回路2010を用いることにより、高精度出力、高速駆動および低消費電力を実現することができる。

【0190】[第4の実施の形態]図4は、本発明の駆動回路の第4の実施の形態の構成を示す図であり、図3の駆動回路における予備充放電回路20の具体的な回路の一例を示す図である。図4を参照すると、予備充放電回路20は、入力端子1に電圧Vinが与えられたとき、出力電圧Voutを電圧Vinに十分近い電圧レベルまで高速に予備充放電する回路である。

【0191】図4において、予備充放電回路20は、差 の動回路23と、第1出力段30と第2出力段40と、を 備えて構成される。さらに、第1出力段30は、充電手 段(311)と第1定電流回路(321)を含み、第2 出力段40は、放電手段(411)と、第2定電流回路 (421)と、を備えている。上記構成を更に詳しく説 明する。

【0192】差動回路23は、PMOSトランジスタ2 11、212よりなるカレントミラー回路と、互いにサ イズが等しいNMOSトランジスタよりなる差動対21 3、214と、定電流回路215とを備えて構成されて 40 いる。

【0193】カレントミラー回路において、PMOSトランジスタ212のゲートとドレインが共通接続される。NMOSトランジスタ213、214のゲートにはそれぞれ入力端子1の電圧Vinおよび出力端子2の電圧Voutが入力される。そして差動NMOSトランジスタ213のドレイン電圧を差動回路23の出力とする。この差動回路23は、図2に示した差動回路21と同じ構成であり、差動回路23の出力は充電手段31と放電手段41に対して同じ出力となっている。

0 【0194】また第1出力段30は、充電手段31とし

て、PMOSトランジスタ311を備え、PMOSトランジスタ311のドレインは出力端子2に接続され、ゲートは差動回路23の出力電圧が入力され、ソースはスイッチ531を介して電源電圧VDDが供給される。第1定電流回路32(図3参照)として、第1定電流回路321を備えており、出力端子2と電源VSS(VSS<VDD)の間に流れる電流を制御する。

29

【0195】第2出力段40は、放電手段41としてNMOSトランジスタ411を設け、NMOSトランジスタ411のドレインは出力端子2に接続され、ゲートに第2差動回路22の出力電圧が入力され、ソースは第2の電源電VSSに接続される。また第2定電流回路42(図3)として、定電流回路421を設け、出力端子2と電源電圧VDDとの間に流れる電流を制御する。この第1出力段30および第2出力段40も、図2に示したものと、同じ構成である。

【0196】さらに差動回路23、第1出力段30、第 2出力段40は、動作制御信号により制御されるスイッ チ522、531、532、541、542を含み、ス イッチがオフのときに電流が遮断され動作が停止され る。なお予備充放電回路20は帰還型の構成であるが位 相補償容量は持たない。

【0197】また、PMOSトランジスタ311の閾値電圧は、カレントミラー回路(211、212)を構成するトランジスタの閾値電圧と十分近い大きさであることが好ましい。一方、NMOSトランジスタ411は、電圧Vinと電圧Voutが等しいときの差動回路の出力電圧のときにゲート・ソース間電圧が閾値電圧に十分近い大きさであることが好ましい。

【0198】次に、本発明の第4の実施の形態における 予備充放電回路20の動作について説明する。予備充放 電回路20の動作は、動作制御信号により制御され、差 動回路23は予備充放電回路20の動作時に常に動作す るが、第1出力段30および第2出力段40はどちらか 一方が動作しているときに他方は停止するように制御さ れる。まず差動回路23と第1出力段30が動作する場 合について説明する。以下では、電圧Vinと電圧Vo utが等しいときを初期状態として説明する。

【0199】差動回路23と第1出力段30は、以下のような動作を行う。差動回路23は、図2の差動回路21と同じ動作を行い、初期状態から電圧Vinが高電圧側に変化した場合、差動回路23の出力電圧は急速に低下し、第1出力段30のPMOSトランジスタ311のゲート電圧を引き下げる。これによりPMOSトランジスタ311は充電作用を生じ、電圧Voutは第1の電源VDD側に引き上げられる。そして電圧Voutが上昇し始めると、差動回路23の出力電圧も一旦低下したレベルから上昇を始める。

【0200】これによってPMOSトランジスタ311 のゲート・ソース間電圧が小さくなるので、充電作用も 速やかに低下していく。

【0201】出力電圧Voutが入力電圧Vin付近まで上昇すると、PMOSトランジスタ311のゲート・ソース間電圧は関値電圧レベルに到達して、充電作用が停止する。

【0202】差動回路23の出力電圧が更に上昇して も、PMOSトランジスタ311のゲート・ソース間電 圧が関値電圧以下となっているので、充電作用は停止し たままとなる。

○ 【0203】定電流回路321は、出力端子2から第2 の電源VSSへ、一定の電流で放電するので、過充電に より出力電圧Voutが電圧Vinより高い電圧になっ た場合には、充電作用は停止しているため、定電流回路 321によって、出力電圧Voutは引き下げられる。

【0204】そして、出力電圧Voutが電圧Vin付近まで下がると、PMOSトランジスタ311が再びオンとなって、充電作用を生じる。このとき、出力電圧Voutの変動に対して差動回路23と第1出力段30の応答遅延があるため、充電作用と放電作用が交互に繰り返され、出力電圧Voutは、最終的には収束するものの、電圧Vin付近で発振(振動)が長く続く場合もある。

【0205】この発振(振動)を十分小さいレベルに抑えるためには、定電流回路321を十分小さいレベルの電流に設定する。これによりPMOSトランジスタ311によって充電作用が高速に行われても、定電流回路321による放電作用が緩やかであるため、発振(振動)は電圧Vin付近で緩やかな変動の小さいレベルに抑えることができる。

30 【0206】一方、初期状態から電圧Vinが電圧Voutより低電圧側に変化した場合、差動回路23の出力電圧は上昇し、第1出力段30のPMOSトランジスタ311のゲート電圧を引き上げる。これにより第1出力段30のPMOSトランジスタ311はオフとなって充電作用を停止する。そのため定電流回路321は出力電圧Voutを引き下げるように作用するが、十分小さいレベルの電流に設定した場合には、出力電圧Voutを速やかに変動させることはできない。

【0207】このように、差動回路23と第1出力段3400は、電圧Vinが電圧Voutより高電圧側に変化した場合に、出力電圧Voutを、電圧Vinに十分近いレベルまで近づけることができる。

【0208】なお、差動回路23と第1出力段30とも 位相補償容量を持たないため、定電流回路215の電流 レベルを十分小さく設定しても、PMOSトランジスタ 311を速やかに動作させることができる。

【0209】したがって、出力電圧Voutの変動に対して、PMOSトランジスタ311の応答が速く、過充電も十分小さいレベルに抑えることができる。すなわち位相補償容量を設けないことにより出力電圧Voutの

(17)

変動に対する差動回路 2 3 と P M O S トランジスタ 3 1 1 の応答を速めて過充電を小さく抑え、定電流回路 3 2 1 を十分小さいレベルの電流に設定することにより、発振 (振動) を緩やかな変動の小さいレベルに抑えることができる。

【0210】さらに、定電流回路215、321を十分 小さな電流レベルに抑えることにより、消費電力も抑え ることができる。

【0211】なお予備充放電回路20は、出力電圧Voutを電圧Vinに十分近いレベルまで速やかに予備充電できればよく、差動回路23と第1出力段30による出力電圧Voutに十分小さいレベルの発振(振動)が残っても差し支えない。

【0212】次に、本発明の第4の実施の形態における 差動回路23と第2出力段40が動作する場合について 説明する。

【0213】初期状態から電圧Vinが低電圧側に変化した場合、差動回路23の出力電圧は上昇する。これにより、第1出力段40のNMOSトランジスタ411のゲート電圧は上昇し、NMOSトランジスタ411の放電作用により電圧Voutを引き下げるように作用する。

【0214】そして出力電圧Voutが低下し始めると、差動回路23の出力電圧も一旦上昇したレベルから低下を始める。これによって、NMOSトランジスタ411のゲート・ソース間電圧が小さくなるので、放電作用も速やかに低下していく。

【0215】出力電圧Voutが入力電圧Vin付近まで低下すると、NMOSトランジスタ411のゲート・ソース間電圧は閾値電圧レベルに到達して、放電作用が停止する。

【0216】差動回路23の出力電圧が更に低下しても、NMOSトランジスタ411のゲート・ソース間電圧が閾値電圧以下となっているので、放電作用は停止したままとなる。定電流回路421は、電源電圧VDDから出力端子へ一定の電流で充電するので、過放電により出力電圧Voutが電圧Vinより低い電圧になった場合には、放電作用は停止しているため、定電流回路421によって出力電圧Voutは引き上げられる。

【0217】そして、出力電圧Voutが入力電圧Vi 40 n付近まで上昇すると、NMOSトランジスタ411が再びオンとなって放電作用を生じる。ここでも、出力電圧Voutの変動に対して、差動回路23と第2出力段40の応答遅延があるため、充電作用と放電作用が交互に繰り返され、出力電圧Voutは、最終的に収束するものの、電圧Vin付近で発振(振動)が長く続く場合もある。この振動を十分小さいレベルに抑えるためには、定電流回路421を十分小さいレベルの電流に設定する。これにより、NMOSトランジスタ411によって放電作用が高速に行われても、定電流回路421によ 50

る充電作用が緩やかであるため、発振(振動)を電圧V in付近で緩やかな変動の小さいレベルに抑えることが できる。

【0218】一方、初期状態から電圧Vinが電圧Voutより高電圧側に変化した場合、差動回路23の出力電圧は低下する。これにより、第2出力段40のNMOSトランジスタ411はオフとなって放電作用を停止する

【0219】そのため、定電流回路421は、出力電圧 10 Voutを第1の電源VDD側に引き上げるように作用 するが、十分小さいレベルの電流に設定された場合に は、出力電圧Voutを速やかに変動させることはでき ない。

【0220】このように、差動回路23と第1出力段40は、電圧Vinが電圧Voutより低電圧側に変化した場合に、出力電圧Voutを電圧Vinに十分近いレベルまで近づけることができる。

【0221】なお、差動回路23と第2出力段40は位相補償容量を持たないため、定電流回路215の電流レ 20 ベルを十分小さく設定しても、NMOSトランジスタ4 11を速やかに動作させることができる。

【0222】したがって出力電圧Voutの変動に対して、NMOSトランジスタ411の応答が速く、過放電も十分小さいレベルに抑えることができる。すなわち、本発明の第4の実施の形態においては、位相補償容量を設けないことにより出力電圧Voutの変動に対する差動回路23とNMOSトランジスタ411の応答を速めて過放電を小さく抑え、定電流回路421を十分小さいレベルの電流に設定することにより、発振(振動)を緩30 やかな変動の小さいレベルに抑えることができる。

【0223】さらに定電流回路215、421を十分小さな電流レベルに抑えることにより、消費電力も抑えることができる。

【0224】なお、予備充放電回路20は、出力電圧Voutを電圧Vinに十分近いレベルまで速やかに予備放電できればよく、差動回路23と第2出力段40による出力電圧Voutに十分小さいレベルの発振(振動)が残っても差し支えない。

【0225】次に、本発明の第4の実施の形態における 40 動作制御信号による予備充放電回路20の動作について 説明する。予備充放電回路20の差動回路23、第1出 力段30、第2出力段40はそれぞれ電流を遮断するスイッチ521、531、532、541、542を含み、動作制御信号により各スイッチのオン、オフを制御して予備充放電回路20の動作、非動作を制御する。これにより予備充放電回路20を非動作とする場合に、アイドリング電流が全て遮断され、電力を消費しないようにさせることができる。これにより入力電圧Vinおよび出力電圧Voutに影響を与えることはない。

7 【0226】動作制御信号は、予備充放電回路20の動

作時においても、第1出力段30または第2出力段40 のどちらか一方が動作しているときには、少なくとも他方は停止するように制御される。これにより、出力電圧 Voutが入力電圧Vin付近に至るまで、大きな発振を生じることなく、速やかに予備充放電することができる。

33

【0227】次に、本発明の第4の実施の形態において、動作制御信号による予備充放電回路20と出力回路10を含む駆動回路について説明する。

【0228】予備充放電回路20は、電圧Vin付近まで出力端子2の出力電圧Voutを高速に変化させることができるが、高精度な電圧出力を安定に供給することはできない。そこで高精度な電圧出力が可能な出力回路10と組み合わせて用いる。なお、出力回路10には任意の公知の駆動回路を用いることができる。

【0229】任意の1出力期間において、容量性負荷を任意の電圧Vinに駆動する場合、動作制御信号により出力期間の前半に、予備充放電回路20を動作させて電圧Vin付近まで高速に駆動し、出力期間の後半は、予備充放電回路20を非動作とし、出力回路10の動作によって高い電圧精度で電圧Vinに駆動する。

【0230】なお出力回路10は、予備充放電回路20を動作させる出力期間の前半において、回路特性に応じて動作または非動作とする。または非動作とする代わりに出力回路10を入力端子1および出力端子2から遮断する手段を設けてもよい。

【0231】以上のような駆動を行うことにより、前記 出力回路は高精度な電圧出力が可能であれば電流供給能 力を抑えた駆動回路を用いることができる。

【0232】予備充放電回路20は、出力電圧Voutを入力電圧Vinに十分近いレベルにまで予備充放電する回路であり、高精度な電圧出力は、必ずしも求められないので、厳密な設計は必要なく設計も容易に行うことができる。したがって各トランジスタの閾値電圧が多少ばらつきをもつ場合でも設計が可能である。

【0233】この場合、予備充放電によって駆動される 電圧が多少ばらつくが、高い電圧精度で駆動できる出力 回路10と組み合わせて用いることにより、高い電圧精 度で高速駆動が可能である。

【0234】また、トランジスタ311または411は、チャネル長Lに対するチャネル幅Wの比率(W/L比)を高くすることにより、充電作用または放電作用をより高速にすることができる。

【0235】また、予備充放電回路20の動作、非動作の切替を短い期間に行っても、差動回路23、第1出力段30、第2出力段40は小さいレベルの電流で高速動作可能であるため、動作開始も速やかに行うことができ、それによる消費電力の増加も生じない。したがって予備充放電回路20は、低消費電力で高速動作が可能である。

【0236】以上のように、図4に示した本発明の第4の実施の形態の駆動回路は、予備充放電回路20により所望の電圧付近まで高速に駆動することができ、電流供給能力を抑えた高精度な電圧出力が可能な出力回路10を用いることにより、高精度出力、高速駆動および低消費電力を実現することができる。

【0237】差動回路23は、図2に示す差動回路22 と同じ構成でも、同様の作用と効果を生じることは、明 らかである。また図4では、充電手段31および放電手 10 段41に作用を与える差動回路23の出力電圧が共通の 例を示したが、差動回路23が、充電手段31および放 電手段41に個別に作用を与える複数の異なる出力電圧 をもつような構成でもよい。

【0238】[第5の実施の形態]図5は、本発明の駆動回路の第5の実施の形態を説明するための図である。図5には、図2に示した駆動回路の駆動方法の具体例が示されている。

【0239】この実施の形態では、奇数番目の出力期間において、任意の中間電圧Vm以上電圧VDD以下の電 20 圧を駆動し、偶数番目の出力期間において、電圧Vm未 満電圧VSS以上の電圧を駆動する駆動方法について説 明する。

【0240】図5(a)は、図2における予備充放電回路20の各スイッチと出力回路10の制御方法を示す。

【0241】図5(b)は、入力端子1に与えられる電圧が任意の奇数番目の出力期間のとき電圧Vin1、次の偶数番目の出力期間のとき電圧Vin2であるときの、同図5(a)の制御による2出力期間の出力電圧Voutの電圧波形を示す。

30 【0242】図5の駆動方法では、奇数番目および偶数番目出力期間(時間 t 0 - t 2 および時間 t 2 - t 4) それぞれの前半に予備充放電期間(時間 t 0 - t 1 および時間 t 2 - t 3)を設ける。

【0243】奇数番目出力期間の予備充電期間(時間t0-t1)では、電圧Voutを引き上げるので、スイッチ521、531、532をオンとして、第1差動回路21および第1出力段30を動作させ、スイッチ522、541、542をオフとして第2差動回路22および第2出力段40は停止させる。これにより電圧Vout40 tは電圧Vin1付近まで高速に引き上げられる。

【0244】予備充電期間終了後は、スイッチ521、531、532をオフとして、第1差動回路21および第1出力段30も停止させる。

【0245】そして、電圧Vinl付近まで予備充電された電圧Voutを、出力回路10により、高い電圧精度で電圧Vinlに駆動する。

【0246】一方、偶数番目出力期間の予備放電期間 (時間 t2-t3)では、出力電圧Voutを引き下げ るので、スイッチ522、541、542をオンとし 50 て、第2差動回路22および第2出力段40を動作さ

せ、スイッチ521、531、532をオフとして、第 1差動回路21および第1出力段30は停止させる。これにより、出力電圧Voutは、電圧Vin2付近まで高速に引き下げられる。

35

【0247】予備放電期間終了後は、スイッチ522、541、542をオフとして、第2差動回路22および第2出力段40も停止させる。そして、電圧Vin2付近まで予備放電された電圧Voutを、出力回路10により、高い電圧精度で電圧Vin2に駆動する。

【0248】なお、それぞれの予備充放電期間における 出力回路10の制御は、回路特性に応じて動作または非 動作とする。または非動作とする代わりに出力回路10 を入力端子1および出力端子2から遮断してもよい。

【0249】以上のような駆動方法により、それぞれの出力期間において電圧Voutを電圧Vin1または電圧Vin2に高い電圧精度で高速に駆動することができる。なおそれぞれの予備充放電期間において予備充放電回路20は高速に動作するので、予備充放電期間を短くすることができる。

【0250】また予備充放電回路20の消費電力は十分小さく、しかも予備充放電期間だけしか電力を消費しない。

【0251】一方、出力回路10は、予備充放電期間に 電圧Vin付近まで駆動された電圧を、予備充放電期間 終了後に高い電圧精度で、電圧Vinに駆動するだけで よいことから、高い電流供給能力は必要ない。そのた め、出力回路10には、低消費電力の駆動回路を用いる ことができる。

【0252】以上のように、図2に示した駆動回路を、図5に示した駆動方法に従って動作させることにより、高精度出力、高速駆動および低消費電力を実現することができる。

【0253】また、同様の駆動方法を、図4の駆動回路 で行う場合の、予備充放電回路20の各スイッチと出力 回路10の制御方法を、図6に示す。

【0254】図4に示した差動回路23と第1出力段30の制御動作は、図2の第1差動回路21と第1出力段30と同様であり、図4の差動回路23と第2出力段40の制御動作は図2の第2差動回路22と第2出力段40と同様である。

【0255】図6では、図2の第1差動回路21と第1 出力段30の動作と同じ制御方法で図4の差動回路23 と第1出力段30を動作させ、図2の第2差動回路22 と第2出力段40の動作と同じ制御方法で図4の差動回路23と第2出力段40を動作させる。

【0256】すなわち、差動回路23のスイッチ521 は奇数番目および偶数番目出力期間の予備充放電期間と もオンとし、第1出力段30のスイッチ531、532 は奇数番目出力期間の予備充放電期間のみオンとし、第 2出力段40のスイッチ541、542は偶数番目出力 期間の予備充放電期間のみオンとする。

【0257】出力回路10は、図5(a)と同様の制御を行う。これにより、出力電圧Voutは、図5(b)と同様の電圧波形となる。すなわち図6の制御方法で図4の駆動回路を動作させると、図5の制御方法で図2の駆動回路を動作させるのと同様の駆動を行うことができる。

【0258】[第6の実施の形態]図7は、本発明の駆動回路の第6の実施の形態を示す図である。図7には、 10 図2の駆動回路の駆動方法の別の具体例が示されている。この実施の形態では、連続する出力期間において任意の電圧を任意の順番で駆動する駆動方法について説明する。

【0259】図7(a)は、図2の駆動回路における予備充放電回路20の各スイッチと出力回路10の制御方法を示す図である。図7(b)は、入力端子1に与えられる電圧が電圧Vin2から電圧Vin1(但し、Vin1>Vin2)に切り替わった直後の出力期間において、図7(a)の制御を行う場合の電圧Voutの電圧20 波形(電圧波形1)を示す図である。図7(b)には、電圧Vin1から電圧Vin2に切り替わった直後の出力期間において、図7(a)の制御を行う場合の、出力端子2の電圧Voutの電圧波形(電圧波形2)も併せて示す。

【0260】図7を参照すると、この駆動方法では、任意の電圧を任意の順番で駆動できるように、1出力期間 (時間 t0 - t3) の前半に、予備充電期間 (時間 t0 - t1) と予備放電期間 (時間 t1 - t2) を連続して 設ける。

30 【0261】予備充電期間では、スイッチ521、53 1、532をオンとして第1差動回路21と第1出力段 30を動作させ、スイッチ522、541、542をオ フとして第2差動回路22と第2出力段40は停止させ

【0262】予備放電期間では、スイッチ522、54 1、542をオンとして第2差動回路22と第2出力段 40を動作させ、スイッチ521、531、532をオ フとして第1差動回路21と第1出力段30は停止させ る。

40 【0263】予備充放電期間(時間 t0-t2)終了後は、スイッチ521、522、531、532、541、542を全てオフとして、予備充放電回路20を停止させる。

【0264】出力回路10は、少なくとも予備充放電期間終了後は動作させ、予備充放電期間では、出力回路10の回路特性に応じて動作または非動作とする。または非動作とする代わりに、出力回路10を入力端子1および出力端子2から遮断してもよい。

【0265】図7において、入力端子1に与えられる電 50 圧が、電圧Vin2から電圧Vin1に切り替わる場 (20)

合、予備充電期間では、第1差動回路21と第1出力段 30の作用により、電圧Voutは電圧Vin2から電 圧Vin1付近まで高速に引き上げられる。予備放電期 間では、既に電圧Voutが電圧Vin1に十分近い電 圧となっているので、第2差動回路22と第2出力段4 Oが動作しても電圧Voutはほとんど変動しない。

37

【0266】予備充放電期間終了後は、出力回路10に より、電圧Voutは高い電圧精度で電圧Vin1に駆 動される。

【0267】一方、入力端子1に与えられる電圧が電圧 Vinlから電圧Vin2に切り替わる場合には、低電 圧側への変動であるため、予備充電期間において第1出 力段30は定電流回路321が動作するが、十分小さい 電流に設定されているため放電作用は小さく、電圧Vo u tは前の出力期間の電圧Vin1からあまり大きく変 化しない。

【0268】予備放電期間では、第2差動回路22と第 2出力段40の作用により、電圧Voutは電圧Vin 1付近から電圧Vin2付近まで高速に引き下げられ る。

【0269】予備放電期間終了後は、出力回路10によ り、電圧Voutは高い電圧精度で電圧Vin2に駆動 される。

【0270】なお、予備充電期間および予備放電期間の 順番を入れ替えても、予備充放電回路20は適切な駆動 を行うことができる。

【0271】以上のような駆動方法により、任意の出力 期間において、電圧Voutを電圧Vin1または電圧 Vin2に、高い電圧精度で高速に駆動することができ る。すなわち、連続する出力期間において任意の電圧を 任意の順番で駆動することができる。

【0272】なお、予備充放電回路20は高速に動作す るので、予備充放電期間も短くすることができる。また 予備充放電回路20の消費電力は十分小さく、しかも予 備充放電期間だけしか電力を消費しない。

【0273】一方、出力回路10は、予備充放電期間に 電圧Vin付近まで駆動された電圧を、予備充放電期間 終了後に高い電圧精度で電圧Vinに駆動するだけであ るため、高い電流供給能力は必要ない。そのため出力回 路10には低消費電力の駆動回路を用いることができ る。

【0274】以上のように、図2に示した駆動回路を、 図7に示した方法で駆動制御することにより、高精度出 力、高速駆動および低消費電力を実現することができ る。

【0275】また図8には、同様の駆動方法を、図4に 示した駆動回路で行う場合の予備充放電回路20の各ス イッチと出力回路10の制御方法が示されている。

【0276】図4に示した差動回路23と第1出力段3

段30と同様であり、図4に示した差動回路23と第2 出力段40の動作は、図2に示した第2差動回路22と 第2出力段40と同様である。

【0277】図8では、図2に示した第1差動回路21 と第1出力段30の動作と同じ制御方法で、図4に示し た差動回路23と第1出力段30を動作させ、図2に示 した第2差動回路22と第2出力段40の動作と同じ制 御方法で、図4に示した差動回路23と第2出力段40 を動作させる。

【0278】すなわち差動回路23のスイッチ521は 予備充電期間、予備放電期間ともオンとし、第1出力段 30のスイッチ531、532は予備充電期間のみオン とし、第2出力段40のスイッチ541、542は予備 放電期間のみオンとする。

【0279】出力回路10は、図7(a)と同様の制御 を行う。これにより出力電圧Voutは、図7(b)と 同様の電圧波形となる。

【0280】すなわち図8に示した制御方法で、図4に 示した駆動回路を動作させると、図7(a)に示した制 20 御方法で、図2の駆動回路を動作させる場合と同様の駆 動を行うことができる。

【0281】 [第7の実施の形態] 図9は、本発明の駆 動回路の第7の実施の形態の構成を示す図である。本発 明の第7の実施の形態は、図1の駆動回路の構成を変更 したものである。

【0282】図9を参照すると、本発明の第9の実施の 形態の駆動回路は、入力端子1Aの電圧VinAを受 け、出力端子2Aに所望の電圧を出力する第1出力回路 10Aと、入力端子1Bの電圧VinBを受け、出力端 子2Bに所望の電圧を出力する第2出力回路10Bと、 出力端子2Aおよび2Bの電圧VoutAおよびVou t Bをそれぞれ所望の電圧付近まで高速に変動させるこ とのできる予備充放電回路20と、予備充放電回路20 および第1出力回路10A、第2出力回路10Bの動 作、非動作を制御する動作制御信号とを備えて構成され ている。

【0283】すなわち、前記第1の実施の形態が、1つ の出力回路に対して1つの予備充放電回路20を持つ構 成とされているのに対して、本発明の第9の実施の形態 40 において、予備充放電回路20は、2つの出力回路(第 1出力回路10A、第2出力回路10B)に対して、1 つの予備充放電回路20を共有する。

【0284】本発明の第9の実施の形態において、予備 充放電回路20は、図1に示した前記第1の実施の形態 の予備充放電回路20に2つの出力回路との接続を切り 替えるスイッチ611、612、613、614、61 5、616を加えた構成である。

【0285】予備充放電回路20の動作時において、動 作制御信号によるスイッチ611、612、613、6 0の動作は、図2に示した第1差動回路21と第1出力 50 14、615、616の制御は以下のように行われる。

39 【0286】スイッチ611、613がオンとされるときは、スイッチ612、614はオフとされる。

【0287】またスイッチ621、623がオンとされるときは、スイッチ622、624はオフとされる。

【0288】さらにスイッチ611、613またはスイッチ621、623の一方がオンとされるときは、他方はオフとされ、スイッチ612、614またはスイッチ621、623の一方がオンとされるときは、他方はオフとされる。

【0289】このように、各スイッチを制御することにより、第1出力回路10Aおよび第2出力回路10Bそれぞれに対する予備充放電回路20の関係は、図1に示した出力回路10に対する予備充放電回路20の関係と同じとなる。

【0290】したがって、図9に示した駆動回路は、2つの出力に対して、図1と同様の作用および効果を得ることができる。

【0291】そして、2出力の駆動回路を構成する場合、図1に示した駆動回路を2つ設けるよりも、図9に示した駆動回路の方が、素子数が少なく、所要面積を小 20 さくすることができる。

【0292】[第8の実施の形態]図10は、本発明の駆動回路の第8の実施の形態を示す図であり、図9の駆動回路における予備充放電回路20の具体的な回路構成を示している。図10を参照すると、予備充放電回路20は、入力端子1A、1Bに電圧VinA、VinBがそれぞれ与えられたとき、出力端子2A、2Bの電圧VoutA、VoutBをそれぞれ電圧VinAおよびVinBに十分近い電圧レベルまで高速に予備充放電可路20は、図2に示した予備充放電回路20は、図2に示した予備充放電回路20に2つの出力回路との接続を切り替えるスイッチ611、612、613、614、615、616を加えた構成とされている。

【0293】図9と同様に、予備充放電回路20の動作時において、動作制御信号により各スイッチは以下のように制御される。スイッチ611、613がオンとされる。またスイッチ621、623がオンとされるときは、スイッチ622、624はオフとされる。さらにスイッチ621、623の一方がオンとされるときは、他方はオフとされ、スイッチ612、614またはスイッチ621、623の一方がオンとされるときは、他方はオフとされ、スイッチ612、614またはスイッチ621、623の一方がオンとされるときは、他方はオフとされる。このように各スイッチを制御することにより、第1出力回路10Aおスイッチを制御することにより、第1出力回路10Aおスイッチを制御することにより、第1出力回路10Aおこの関係は、図1に示した出力回路10に対する予備充放電回路20の関係と同じとなる。

【0294】したがって、図10に示した駆動回路は2つの出力に対して、図2と同様の作用および効果を得る

ことができる。

【0295】そして2出力の駆動回路を構成する場合、 図2の駆動回路を2つ設けるよりも、図10の駆動回路 の方が素子数が少なく所要面積を小さくすることができ る。

40

【0296】[第9の実施の形態]図11は、本発明の 駆動回路の第9の実施の形態を説明するための図であ る。図11には、図10に示した駆動回路の駆動方法の 具体例が示されている。

【0297】本発明の第9の実施の形態では、出力端子2Aの出力電圧VoutAを奇数番目の出力期間において、任意の中間電圧Vm以上、高位側の電源電圧VDD以下の電圧に駆動し、偶数番目の出力期間において、電圧Vm未満、低位側の電源電圧VSS以上の電圧に駆動し、出力端子2Bの出力電圧VoutBを奇数番目の出力期間において任意の中間電圧Vm未満電源電圧VSS以上の電圧に駆動し、偶数番目の出力期間において電圧Vm以上電源電圧VDD以下の電圧に駆動する駆動方法について説明する。

70 【0298】このような駆動方法は、液晶表示装置においてドット反転駆動を行う場合などに用いることができる。

【0299】図11(a)は、図10における予備充放 電回路20の各スイッチと出力回路10の制御方法を示 す。

【0300】図11(b)は、図11(a)の制御により、入力端子1A、1Bに与えられる電圧が任意の奇数番目の出力期間のときそれぞれ電圧Vin1およびVin2、次の偶数番目の出力期間のときそれぞれ電圧Vin2およびVin1とするときの、出力端子2A、2Bの出力電圧VoutA、VoutBの2出力期間の電圧波形を示す。以下、図10、図11を参照して説明する。

【0301】図11に示した駆動方法では、奇数番目および偶数番目出力期間(時間 t0-t2および時間 t2-t4)のそれぞれの前半に、予備充放電期間(時間 t0-t1および時間 t2-t3)を設ける。

【0302】奇数番目出力期間の予備充放電期間では、スイッチ611、613、およびスイッチ622、62404をオンとし、またスイッチ521、531、532および、スイッチ522、541、542をオンとして、第1差動回路21と、第1出力段30、および第2差動回路22と、第2出力段40とを共に動作させる。これにより、電圧VoutAは第1差動回路21と第1出力段30の動作により電圧Vin1付近まで高速に引き上げられ、電圧VoutBは第2差動回路22と第2出力段40の動作により電圧Vin2付近まで高速に引き下げられる。

【0303】予備充放電期間終了後は、全てのスイッチ 50 をオフとして、予備充放電回路20を停止させ、第1出 力回路10Aおよび第2出力回路10Bにより、出力電 圧VoutA、VoutBをそれぞれ高い電圧精度で電 圧Vin1およびVin2に駆動する。

【0304】一方、偶数番目出力期間の予備充放電期間では、スイッチ612、614およびスイッチ621、623をオンとし、またスイッチ521、531、532およびスイッチ522、541、542をオンとする。

【0305】これにより、電圧VoutAは、第2差動回路22と第2出力段40の動作により、電圧Vin2付近まで高速に引き下げられ、電圧VoutBは、第1差動回路21と第1出力段30の動作により電圧Vin1付近まで高速に引き上げられる。予備充放電期間終20後は、全てのスイッチをオフとして予備充放電回路20を停止させ、第1出力回路10Aおよび第2出力回路20時止させ、第1出力回路10AおよびVin1に駆動する。なお、それぞれの予備充放電期間における出力回路10の動作は、回路特性に応じて動作または非動作とする。または非動作とする代わりに第1出力回路10A、第2出力回路10Bをそれぞれ入力端子1Aおよび出力端子2A、入力端子1Bおよび出力端子2Bから遮断してもよい。

【0306】以上のような駆動方法により、それぞれの 出力期間において、電圧VoutA、VoutBを、入 力端子1A、1Bに与えられた電圧と等しい電圧に高い 電圧精度で高速に駆動することができる。

【0307】また2つの出力に対して1つの予備充放電回路20を共有して用いることにより、各出力ごとに予備充放電回路20を設ける場合より回路規模を小さくすることができる。なお、それぞれの予備充放電期間において予備充放電回路20は高速に動作するので、予備充放電期間を短くすることができる。

【0308】また予備充放電回路20の消費電力は十分 小さく、しかも予備充放電期間だけしか電力を消費しない。

【0309】一方、第1出力回路10Aおよび第2出力回路10Bは、予備充放電期間に所望の電圧付近まで駆動された電圧を予備充放電期間終了後に高い電圧精度で所望の電圧に駆動するだけでよいことから、高い電流供給能力は必要ない。そのため第1出力回路10Aおよび第2出力回路10Bには低消費電力の駆動回路を用いることができる。

【0310】以上のように、図10に示した駆動回路に対して、図11に示した駆動方法を行うことにより、高精度出力、高速駆動および低消費電力を実現することができる。

【0311】 [第10の実施の形態] 図12は、本発明の駆動回路の第10の実施の形態を示す図であり、図10の駆動回路の駆動方法の別の具体例を示す。

【0312】本実施の形態では、2つの出力それぞれに対して、連続する出力期間において任意の電圧を任意の

(a) は図10における予備充放電回路20の各スイッチと出力回路10の制御方法を示す。

順番で駆動する駆動方法について説明する。図12

42

【0313】図12(b)は、入力端子1Aに与えられる電圧が、電圧Vin2Aから電圧Vin1A(但し、Vin1A>Vin2A)に切り替わった直後の出力期間において、図12(a)の制御を行う場合の、電圧VoutAの電圧波形(電圧波形1A)を示したものである。

【0314】また、入力端子1Aに与えられる電圧が電圧Vin1Aから電圧Vin2Aに切り替わった直後の出力期間の電圧VoutAの電圧波形(電圧波形2A)についても併せて示す。

【0315】図12(c)は、入力端子1Bに与えられる電圧が、電圧Vin2Bから電圧Vin1B(但し、Vin1B>Vin2B)に切り替わった直後の出力期間において、図12(a)の制御を行う場合の電圧VoutBの電圧波形(電圧波形1B)を示す。また、入力端子1Bに与えられる電圧が、電圧Vin1Bから電圧Vin2Bに切り替わった直後の出力期間の電圧VoutBの電圧波形(電圧波形2B)についても併せて示す

【0316】以下、図10および図12を参照して説明 する。

【0317】図12の駆動方法では、任意の電圧を任意の順番で駆動できるように、1出力期間(時間 t0-t3)の前半に、第1予備充放電期間(時間 t0-t1)と第2予備充放電期間(時間 t1-t2)を設ける。

【0318】第1予備充放電期間では、スイッチ611、613およびスイッチ622、624をオンとし、スイッチ612、614およびスイッチ621、623をオフとする。

【0319】第2予備充放電期間では、スイッチ61 1、613およびスイッチ622、624をオフとし、 スイッチ612、614およびスイッチ621、623 をオンとする。またスイッチ521、531、532お よびスイッチ522、541、542は第1予備充放電 切開および第2予備充放電期間ともオンとして第1差動 回路21と第1出力段30および第2差動回路22と第 2出力段40を共に動作させる。

【0320】第1および第2予備充放電期間の終了後は、全てのスイッチをオフとして、予備充放電回路20を停止させる。

【0321】第1出力回路10Aおよび第2出力回路10Bは、少なくとも第1、第2予備充放電期間の終了後は動作させ、第1、第2予備充放電期間では、それぞれの出力回路の回路特性に応じて動作または非動作とす 50 る。または非動作とする代わりに第1出力回路10A、 第2出力回路10Bをそれぞれ入力端子1Aおよび出力端子2A、入力端子1Bおよび出力端子2Bから遮断してもよい。

43

【0322】図12において、入力端子1Aに与えられる電圧が、電圧Vin2Aから電圧Vin1Aに切り替わる場合、第1予備充放電期間では、第1差動回路21と第1出力段30の作用により、電圧VoutAは、電圧Vin2Aから電圧Vin1A付近まで高速に引き上げられる。

【0323】第2予備充放電期間では、既に電圧VoutAが電圧Vin1Aに十分近い電圧となっているので、第2差動回路22と第2出力段40が動作しても電圧VoutAはほとんど変動しない。

【0324】第1、第2予備充放電期間の終了後は、第 1出力回路10Aにより、電圧VoutAは、高い電圧 精度で電圧Vin1Aに駆動される。

【0325】また、入力端子1Aに与えられる電圧が電圧Vin1Aから電圧Vin2Aに切り替わる場合には、低電圧側への変動であることから、第1予備充放電期間において、第1出力段30は定電流回路321が動 20作するが、十分小さい電流に設定されているため放電作用は小さく、電圧VoutAは、前の出力期間の電圧Vin1Aから、あまり大きく変化しない。

【0326】第2予備充放電期間では、第2差動回路2 2と第2出力段40の作用により、電圧VoutAは電 圧Vin1A付近から電圧Vin2A付近まで高速に引 き下げられる。第1、第2予備充放電期間終了後は、第 1出力回路10Aにより、電圧VoutAは高い電圧精 度で電圧Vin2Aに駆動される。

【0327】一方、入力端子1Bに与えられる電圧が、 電圧Vin1Bから電圧Vin2Bに切り替わる場合、 第1予備充放電期間では、第2差動回路22と第2出力 段40の作用により、電圧VoutBは電圧Vin1B から電圧Vin2B付近まで高速に引き下げられる。

【0328】第2予備充放電期間では、既に電圧VoutBが電圧Vin2Bに十分近い電圧となっているので、第1差動回路21と第1出力段30が動作しても電圧VoutBはほとんど変動しない。

【0329】第1、第2予備充放電期間終了後は、第2 出力回路10Bにより、電圧VoutBは高い電圧精度 40 で電圧Vin2Bに駆動される。

【0330】また、入力端子1Bに与えられる電圧が、電圧Vin2Bから電圧Vin1Bに切り替わる場合には、第1予備充放電期間において、第2出力段40は定電流回路421が動作するが、十分小さい電流に設定されているため充電作用は小さく、電圧VoutBは前の出力期間の電圧Vin2Bからあまり大きく変化しない。

【0331】第2予備充放電期間では、第1差動回路2 1と第1出力段30の作用により、電圧VoutBは電 EVin 2 B付近から電圧Vin 1 B付近まで高速に引き下げられる。

【0332】第1、第2予備充放電期間終了後は、第2 出力回路10Bにより、電圧VoutBは高い電圧精度 で電圧Vin1Bに駆動される。

【0333】なお、第1予備充放電期間および第2予備 充放電期間のそれぞれにおける予備充放電回路20の制 御を入れ替えても適切な駆動を行うことができる。

【0334】以上のような駆動方法により、任意の出力 10 期間において電圧VoutA、VoutBを入力端子1 A、1Bに与えられた電圧と等しい電圧に高い電圧精度 で高速に駆動することができる。

【0335】すなわち2つの出力それぞれに対し、連続する出力期間において、任意の電圧を任意の順番で駆動することができる。

【0336】また2つの出力に対して1つの予備充放電回路20を共有して用いることにより、各出力ごとに予備充放電回路20を設ける場合より回路規模を小さくすることができる。

20 【0337】なお予備充放電回路20は高速に動作するので、第1、第2予備充放電期間それぞれも短くすることができる。また予備充放電回路20の消費電力は十分小さく、しかも予備充放電期間だけしか電力を消費しない。一方、第1出力回路10Aおよび第2出力回路10Bは、2段階の予備充放電期間に所望の電圧付近まで駆動された電圧を予備充放電期間終了後に高い電圧精度で所望の電圧に駆動するだけなので、高い電流供給能力は必要ない。そのため第1出力回路10Aおよび第2出力回路10Bには低消費電力の駆動回路を用いることがで30 きる。

【0338】以上のように、図10の駆動回路を、図1 2の駆動方法を行うことにより、高精度出力、高速駆動 および低消費電力を実現することができる。

【0339】[第11の実施の形態]図13は、本発明の駆動回路の第13の実施の形態を示す図であり、液晶表示装置のデータドライバの構成を示している。図13を参照すると、このドライバは、抵抗ストリング200と、選択回路300と、出力端子群400と、出力段100と、を備えて構成される。

② 【0340】抵抗ストリング200の各接続端子(タップ)において、階調に対応したレベル電圧を生成し、各出力期間ごとに、選択回路300で、任意のレベル電圧を選択し、出力段100により、各出力端子に出力する。

【0341】出力段100は、上記各実施の形態の駆動 回路(予備充放電回路20と出力回路10を備えた駆動 回路)を用いることができる。

【0342】各出力の出力段100には、動作制御信号が送られ、上記各実施の形態における各予備充放電回路 50 20および出力回路10の動作を制御する。

【0343】なお、図9および図10の駆動回路を、図13の出力段100に用いる場合には、出力段100の2出力分を、図9および図10の駆動回路に置きかえる。

【0344】本発明の駆動回路を、出力段100に用いることにより、簡単に低消費電力で高速駆動のデータドライバを構成することができる。

[0345]

【実施例】次に、本発明の実施例について図面を参照して説明する。上記実施の形態で説明した駆動回路について、シミュレーションにより得られた結果に基づき具体例について説明する。

【0346】上記各駆動回路において、出力回路は、電流供給能力を低く抑えた高精度出力が可能な回路を用いることができる。したがって、図13において、所望の電圧付近まで予備充放電された状態であれば、抵抗ストリング200から直接電荷を供給して出力端子に接続された容量性負荷を駆動することも可能である。この場合、抵抗ストリング200の電流を十分小さく抑えても高速駆動が可能で、高精度出力および低消費電力を実現 20することができる。

【0347】これを実現する出力段100の具体例の一 例を図14に示す。

【0348】図14は、図2に示した駆動回路の実施例を示す図であり、出力回路10をCMOSスイッチ111、112(相補型トランスファゲート)と、スイッチを制御するインバータ110で構成した駆動回路である。予備充放電回路20は、図2に示した構成と同様とされる。

【0349】出力回路10の動作、非動作は、動作制御信号により制御することができる。

【0350】本実施例では、図13の出力段100に、図14の駆動回路を用い、また図5の駆動方法で、図14の駆動回路を動作させたときのシミュレーション結果を示す

【0351】シミュレーションは、簡単のため、多出力ではなく1出力の構成で行った。

【0352】予備充放電期間は2μsとし、CMOSスイッチ(111、112)は、予備充放電期間は、オフ、予備充放電期間終了後にオンとする。

【0353】また図14の予備充放電回路20の定電流回路215、225、321、421は、それぞれ0. 5μAの定電流に設定する。

【0354】出力端子2には、2 k Ω の抵抗素子を介して20 p F の低容量の容量素子を接続し、容量素子の他端は、GND電位(0 V)に接続した。またデータドライバの抵抗ストリング2 0 0 には、両端に、高位側電源 VDDと低位側電源 VSSの2 つの電源電圧を供給し、5 μ Aの電流が流れるように設定した。なお、電源電圧 VDD、VSSはそれぞれ5 V 0 V とした。

【0355】図15に、上記条件における、予備充電期間を含む出力期間のシミュレーション結果を示す。図15は、抵抗ストリング200で生成されるレベル電圧が、選択回路300によって0Vから4Vに切り替わったときの上記負荷容量の電圧変化を示している。

46

【0356】比較のため、図13と出力段の構成が異なる図21の駆動回路の電圧波形も図15に示した。図21の駆動回路のシミュレーションは、図14を用いた図13の駆動回路と同じ条件とし、図21のスイッチ901は、図14の出力回路10と同じスイッチを用いて同じ制御を行った。

【0357】図15において、電圧波形Cは、図21に示した駆動回路で駆動したときの波形であり、電圧波形Dは、図13における出力段100として図14に示した駆動回路で駆動したときの波形である。

【0358】図15より、図21に示した駆動回路で駆動した場合には、出力期間の前半 2μ s(予備充電期間)において、NMOSトランジスタ902のソースフォロワ動作によって、2.5 V付近まで高速に駆動することができる。しかしながら、ソースフォロワ動作では、選択された階調電圧からおよそ関値電圧分だけ低い電圧レベルまでしか駆動することができないため、後半は、スイッチ901をオンとして、抵抗ストリング200から直接電流を供給して駆動する。

【0359】図21の駆動回路では、トランジスタのおよそ閾値電圧差分を抵抗ストリング200により駆動しなければならないが、上記シミュレーション条件での電流供給能力はやや低いため、予備充電期間終了後に所定の電圧(4V)まで到達するが遅く、高速駆動が実現で30 きていない。

【0360】一方、図13に示した駆動回路(出力段として図14に示した駆動回路を備える)で駆動した場合には、電圧波形Dとなり、2μsの予備充電期間に予備充放電回路20により、選択されたレベル電圧である4V付近まで高速に引き上げられているため、予備充電期間終了後は抵抗ストリング200からの電流供給能力が低くても容易に選択された階調電圧を高い電圧精度で駆動することができ、高速駆動を実現している。

【0361】なお図14に示した構成は、予備充電期間 40 において、第1差動回路21と第1出力段30だけが動作し、予備充放電回路20のアイドリング電流は合計1 μAと十分小さく、しかも予備充電期間が短いため、予備充放電回路20の動作による消費電力は十分小さい。

【0362】図13に示した駆動回路(出力段100として図14に示した駆動回路を備える)の消費電力は、抵抗ストリング200の電流による消費電力と予備充放電回路20のアイドリング電流による消費電力と容量性負荷の充放電電力である。

【0363】抵抗ストリング200と予備充放電回路2 50 0の消費電力を小さく抑えることができるため、図13 に示した駆動回路(出力段として図14に示した駆動回路を備える)は、低消費電力を実現することができる。

【0364】なお図21に示した駆動回路において、図13に示した駆動回路(出力段100として図14に示した駆動回路を備える)と同等の駆動速度を実現するためには、抵抗ストリング200に流す電流を相当大きくする必要があり、消費電力が極めて大きくなる。

【0365】したがって、図13に示した駆動回路(出力段100として図14に示した駆動回路を備える)は、図21に示した駆動回路よりも高速駆動可能とされ、消費電力も十分小さい。

【0366】図15には、高電圧側に変化する場合(予備充電期間を含む出力期間)が示されているが、低電圧側に変化する場合(予備放電期間を含む出力期間)も同様に、図13に示した駆動回路(出力段100として図14に示した駆動回路を備える)は高速駆動を実現することできる。また、図6に示した駆動方法で動作させたときも同様の効果を得ることができる。

【0367】以上より、図13に示した駆動回路(出力段100として図14に示した駆動回路を備える)の高速駆動と低消費電力の性能が示された。また、電圧精度は、抵抗ストリング200から直接出力することから、高い電圧精度を実現できる。

【0368】さらに図14に示した予備充放電回路20 は、所望の電圧付近まで予備充放電できればよいため、 厳密な設計は必要なく、カレントミラー回路および差動 トランジスタ対はそれぞれ最小サイズから設計すること ができ、回路の所要面積を小さくすることができる。

【0369】また、各トランジスタの閾値電圧が多少ば したとらつきをもつ場合でも、予備充放電回路20によって駆 30 きる。動される電圧が所望の電圧から多少ずれるが、抵抗スト リング200から直接出力することにより高い電圧精度 も、屋を実現できる。 える男

【0370】したがって、図13の出力段100に図14の駆動回路を用いたデータドライバは、関値電圧が多少ばらつきをもつようなプロセスにおいても高精度な電圧出力、高速駆動、低消費電力を実現することができる。

【0371】また、図10に示した第1出力回路10A および第2出力回路10Bに、図14の出力回路10と 同様のCMOSスイッチを用いて、図11または図12 の駆動方法を行う場合も、図13に示した駆動回路(出 力段100として図14に示した駆動回路を備える)と 同様の効果を得ることができる。

【0372】[第2実施例]図16は、図13に示した出力段100の別の実施例を示す図である。図16を参照すると、この実施例は、図4に示した駆動回路において、出力回路10を図14と同様のCMOSスイッチ

(111、112) と、インバータ110で構成したも 駆動を行う。なおオペアンプ120のアイドリング電流のである。出力回路10の動作、非動作は動作制御信号 50 は約10 μ Aとし、予備充放電回路20の定電流回路2

により制御することができる。

【0373】本実施例において、図16に示した構成を、図13に示した構成の出力段100に適用し、また図6に示した駆動方法に従って、図16に示した駆動回路を動作させたところ、図15の電圧波形Dと同様のシミュレーション結果を得ることができた。なおシミュレーション条件は、前記第1実施例の場合と同じとし、差動回路23、第1出力段30、第2出力段40の各定電流回路215、321、421は、それぞれ0.5μA

48

【0374】このため、予備充放電期間における予備充放電回路20のアイドリング電流は、差動回路23と第 1出力段30の合計で 1μ Aとなり、十分小さい電流となっている。

【0375】図14および図16の予備充放電回路20は、同様の作用を行うため、図16に示した構成を備えた図13の駆動回路においても、図14に示した構成を備えた図13の駆動回路と同様に、高精度出力、高速駆動、低消費電力を実現できる。

② 【0376】[第3実施例]本発明の駆動回路は、一般的な駆動回路に対しても応用することができ、本発明の駆動回路の出力回路に従来の駆動回路を適用した場合、低消費電力または高速駆動の性能を向上させることができる。図17は、その具体例の一例を示す図である。

【0377】図17は、図2に示した駆動回路の実施例であり、出力回路10を、オペアンプ120(ボルテージフォロワ)と、オペアンプ120の出力をオン・オフするスイッチ121で構成したものである。図17に示した出力回路10は、図13の出力段100にも適用できる。

【0378】また、図13と異なる駆動回路であっても、図17における入力端子1に複数のレベル電圧を与える駆動回路であれば、図17に示した構成を適用することができる。

【0379】本実施例では、図5に示した駆動方法で、図17に示した駆動回路を動作させたときのシミュレーション結果を示す。図17の駆動回路のシミュレーションにおいて、予備充放電回路20を動作させる予備充放電期間を5μsとし、予備充放電期間においてスイッチ40 121をオフとしてオペアンプ120の出力を遮断する。

【0380】これは、オペアンプ120を頻繁に動作、 非動作を切り替えると、オペアンプ120の出力が不安 定になり、かえってオペアンプの消費電力が増加するの で、予備充放電期間においても、オペアンプ120を動 作させている。

【0381】予備充放電期間終了後は、スイッチ121をオンとして、オペアンプ120により高い電圧精度で駆動を行う。なおオペアンプ120のアイドリング電流は約10.00を標準回路20の定標等回路2

15、225、321、421の電流はどちらも0. 5 μ Aとし、十分小さい電流に設定した。

【0382】出力端子2には、10kΩの抵抗素子を介して100pFの容量素子を接続し、容量素子の他端は、GND(0V)に接続した。なお、電源電圧VDD、VSSはそれぞれ5V、0Vとした。

【0383】図18は、上記条件における予備充電期間を含む出力期間のシミュレーション結果を示す図である。図18には、電圧Vinを0Vから4.9Vに変化させたときの上記負荷容量の電圧変化が示されている。図18には、比較のため、予備充放電回路20およびスイッチ121を持たないオペアンプ120単独で駆動したときの電圧波形も示されている。電圧波形Aはオペアンプ120単独で駆動したときの電圧波形で、電圧波形Bは図17の駆動回路で駆動したときの電圧波形である。

【0384】図18から、予備充放電回路20を設けたことにより、駆動速度が大幅に向上していることがわかる。これは、予備充放電回路20が、位相補償手段を有するオペアンプに比べて、出力電圧Voutの変動に対する充電作用の応答が速いためである。

【0385】また、予備充放電回路20の各定電流回路に流す電流は小さく、予備充電期間も短いため、予備充放電回路20の動作による消費電力の増加は十分小さい。

【0386】したがって、図17に示した駆動回路の消費電力は、オペアンプ120単独で駆動する場合と同程度の消費電力である。

【0387】一方、オペアンプ120単独で、図17に示した駆動回路と同等の駆動速度を実現する場合、アイドリング電流を十分大きくしなければならず、消費電力が大幅に増加する。

【0388】図18には、高電圧側に変化する場合(予備充電期間を含む出力期間)だけが示されているが、低電圧側に変化する場合(予備放電期間を含む出力期間)も同様に、図17に示した駆動回路によって、高速駆動を実現することできる。また、図6に示した駆動方法で動作させたときも、同様の効果を得ることができる。

【0389】以上より、図17に示した駆動回路は、オペアンプ単独駆動よりも高速駆動または低消費電力が実現できることが明らかにされた。

【0390】また、図10における第1出力回路10A および第2出力回路10Bに、図17に示した出力回路 10と同様の、オペアンプ120とスイッチ121を用 いて、図11または図12に示した方法で駆動する場合 も、図17に示した駆動回路と同様の効果を得ることが できる。

【0391】[第4実施例]図19は、図17に示した 構成とは別の具体例の一例を示す図である。図19は、 図4に示した駆動回路の実施例であり、図17と同様 に、出力回路10をオペアンプ120とスイッチで構成 したものである。

50

【0392】本実施例においても、図6に示した駆動方法で、図19に示した駆動回路を動作させたとき、図18に電圧波形Bとして示したものと同様のシミュレーション結果を得ることができた。なおシミュレーション条件は、図17の場合と同じとし、予備充放電回路20の定電流回路215、321、421については、それぞれ 0.5μ Aとした。

【0393】このため、予備充放電期間における予備充 放電回路20のアイドリング電流は、差動回路23と第 1出力段30の1μAとなり、十分小さい電流となって いる。

【0394】図19において、予備充放電回路20は、 図17における予備充放電回路20と同様の作用を行う ため、図19に示した駆動回路においても、オペアンプ 単独駆動よりも高速駆動または低消費電力化が可能であ

[0395]

【発明の効果】以上説明したように、本発明によれば、 充電手段と第1定電流回路からなる第1出力段と、放電 手段と第2定電流回路からなる第2出力段と、第1およ び第2差動回路とで構成した位相補償手段を持たない予 備充放電回路により、出力端子に接続された容量性負荷 を所望の電圧付近まで高速に駆動することができる、と いう効果を奏する。

【0396】このため、本発明によれば、予備充放電に 伴う余計な充放電電力や駆動速度の低下を十分小さく抑 えることができ、予備充放電回路のアイドリング電流を 30 小さく抑えても高速動作を実現できる。

【0397】また、本発明によれば、電流供給能力を抑えた低消費電力の出力回路と組み合わせることができ、出力期間の前半に予備充放電回路により所望の電圧付近まで高速に駆動し、後半は出力回路により高い電圧精度で所望の電圧に駆動することにより、高精度出力、高速駆動、低消費電力を実現することができる。

【図面の簡単な説明】

【図1】本発明の駆動回路の第1の実施の形態の構成を 示す図である。

40 【図2】本発明の駆動回路の第2の実施の形態の構成を 示す図であり、図1における予備充放電回路20の具体 的な回路構成を示す図である。

【図3】本発明の駆動回路の第3の実施の形態の構成を 示す図である。

【図4】本発明の駆動回路の第4の実施の形態の構成を 示す図であり、図2における予備充放電回路20の別の 具体的な回路構成を示す図である。

【図5】本発明の駆動回路の第5の実施の形態を説明するための図であり、(a)は図2の駆動回路の制御方 50 法、(b)はそのときの出力電圧波形図である。

【図6】図4の駆動回路の制御方法を説明するための図 である。

【図7】本発明の駆動回路の第6の実施の形態を説明するための図であり、(a)は図2の駆動回路の別の制御方法、(b)はそのときの出力電圧波形図である。

【図8】図4の駆動回路の別の制御方法を説明するため の図である。

【図9】本発明の駆動回路の第7の実施の形態の構成を 示す図である。

【図10】本発明の駆動回路の第8の実施の形態の構成 10 を示す図であり、図9における予備充放電回路20の具 体的な回路構成を示す図である。

【図11】本発明の駆動回路の第9の実施の形態を示す 図であり、図(a)は図10の駆動回路の制御方法、

(b) は出力電圧波形図である。

【図12】本発明の駆動回路の第10の実施の形態を示す図であり、(a)は図10の駆動回路の別の制御方法、(b)は出力端子2Aの出力電圧波形図、(c)は出力端子2Bの出力電圧波形図である。

【図13】本発明の駆動回路の第11の実施の形態の構 20 成を示す図であり、液晶表示装置のデータドライバの構 成のの一例を示す図である。

【図14】本発明の駆動回路の第1実施例を示す図であり、図13の出力段100に用いることのできる具体的な回路構成を示す図である。

【図15】第1実施例における出力電圧波形のシミュレーション結果を示す図である。

【図16】本発明の駆動回路の第2実施例を示す図であり、図13の出力段100に用いることのできる別の具

体的な回路構成を示す図である。

【図17】本発明の駆動回路の第3実施例の構成を示す 図である。

52

【図18】第3実施例における出力電圧波形のシミュレーション結果を示す図である。

【図19】本発明の駆動回路の第3実施例の構成を示す 図である。

【図20】抵抗ストリングから直接容量性負荷へ電荷を 供給する従来の駆動回路の構成を示す図である。

10 【図21】図20よりも高速駆動が可能な従来の別の駆動回路の構成を示す図である。

【図22】従来のオペアンプの構成を示す図である。

【図23】低消費電力が可能な従来の別のオペアンプの 構成を示す図である。

【図24】低消費電力が可能な従来のオペアンプを含む 駆動回路の構成を示す図である。

【符号の説明】

1、1A、1B 入力端子

2、2A、2B 出力端子

10、10A、10B 出力回路

20 予備充放電回路

21、22、23 差動回路

30 第1出力段

31 充電手段

32 第1定電流回路

40 第2出力段

41 放電手段


42 第2定電流回


[図6]

	t0~t1	t1 ~ t2	t2 ~ t3	t3 ~ t4
スイッチ521	オン	オフ	オン	オフ
スイッチ531,532	オン	オフ	オフ	オフ
スイッチ541,542	オフ	オフ	オン	オフ
出力回路	非動作 (動作)	動作	非動作 (動作)	動作


【図8】


	t0 ~ t1	t1 ~ t2	t2~t3
スイッ テ 621	オン	オン	オフ
スイッチ581, 532	オン	オフ	オフ
スイッチ541,542	オフ	オン	オフ
出力回路	部型作 (動作)	海助作 (動作)	動作






【図4】






【図5】


		t0~t1	t1 ~ t2	t2~t3	t3~t4
	スイッチ521,531,532	オン	オフ	オフ	オフ
(a)	スイッチ522, 541, 542	オフ	オフ	オン	オフ
	出力回路	非動作 (動作)	動作	非動作 (動作)	動作



[図9]




【図10】



[図11]

		t0 ~ t1	t1 ~ t2	t2 ~ t3	t3 ~ t4
	スイッチ611,613	オン	オフ	オフ	オフ
(a)	スイッチ612,614	オフ	オフ	オン	オフ
	スイッチ621,623	オフ	オフ	オン	オフ
	スイッチ622,624	オン	オフ	オフ・	オフ
	スイッチ521,531,532	オン	オフ	オン	オフ
	スイッチ522, 541, 542	オン	オフ	オン	オフ
	出力回路1、出力回路2	非動作 (動作)	動作	非動作 (動作)	動作




▶ 時間

t3

【図12】

		t0 ~ t1	t1 ~ t2	t2 - t3
	スイッチ611, 613	オン	オフ	オフ
(a)	スイッチ612,614	オフ	オン	オフ
(a)	スイッチ621, 623	オフ	オン	オフ
	スイッチ622, 624	オン	オフ	オフ
	スイッチ521, 531, 532	オン	オン	オフ
	スイッチ522 541.542	オン	オン	オフ
	出力回路1、出力回路2	非動作 (動作)	非動作 (動作)	動作




vss

tO


t1

t2


【図14】




【図16】




【図22】




【図17】









【図19】




【図20】




【図23】



[図21]



[図24]



【手続補正書】

1 26, C 11

【提出日】平成13年8月8日(2001.8.8)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】 0 0 1 3

【補正方法】変更

【補正内容】

【0013】これを改善する駆動回路として、例えば特開平10-301539号公報には、図21に示すような構成の駆動回路が提案されている。図21を参照すると、この駆動回路は、図20に示した駆動回路の各出力に、出力回路900を設けたものである。出力回路900は、デコーダ300の出力と出力端子400に接続されたアイッチ901と、ドレインが高位側電源VDDに接続され、ソースが出力端子400に接続され、ゲートがデコーダ300の出力に接続されたNMOSトランジスタ902と、ソースが出力端子400に接続され、ドレインが低位側電源VSSに接続され、ゲートがデコーダ300の出力に接続されたPMOSトランジスタ903とを備えて構成されている。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】 0 0 2 6

【補正方法】変更

【補正内容】

【0026】また、予備放電を必要とせずに、図23の <u>差動増幅段81と出力増幅段83の</u>ような簡単なオペア ンプを用いても高速駆動が可能で、さらに低消費電力を 実現できる駆動回路として、例えば特開平10-197 848号公報には、図24に示すような構成が提案され ている。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】 0 0 3 5

【補正方法】変更

【補正内容】

【0035】また、図24に示した駆動回路の場合は、 1データ出力期間にデータ線を駆動するときに充電作用 または放電作用のいずれか一方しか行われないので、容 量が比較的小さいデータ線の場合には、駆動電圧が所定 のレベル電圧から大きくずれてしまう場合がある。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】 0 0 5 0

【補正方法】変更

【補正内容】

【0050】オペアンプ構成の駆動回路の場合には、安定な動作を維持するために位相補償容量を含み、また位相補償容量を十分高速に充放電させるための大きなアイドリング電流が必要とされているが、本発明において、予備充放電回路には、位相補償容量のような位相補償手段は設けない。これにより、位相補償容量の充放電が必要なく、アイドリング電流を十分小さく抑えることがで

きる。

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】0091

【補正方法】変更

【補正内容】

【0091】したがって、出力電圧Voutが、所望の電圧より高い電圧のときには、放電手段41によって、高速に、電源電圧VSS側に引き下げられ、所望の電圧よりも低い電圧のときには、第2定電流回路42によって緩やかに引き上げられ、所望の電圧付近でほぼ安定する。

【手続補正6】

【補正対象書類名】明細書

【補正対象項目名】0140

【補正方法】変更

【補正内容】

【0140】次に、本発明の第2の実施の形態において、第2差動回路22と第2出力段40が動作する場合について説明する。なお、以下では、電圧Vinと電圧Voutが等しいときを初期状態として説明する。

【手続補正7】

【補正対象書類名】明細書

【補正対象項目名】0150

【補正方法】変更

【補正内容】

【0150】このように、第2差動回路22と第2出力 段40は、入力電圧Vinが出力電圧Voutよりも低 電圧側に変化した場合に、出力電圧Voutを入力電圧 Vinに十分近いレベルまで近づけることができる。

【手続補正8】

【補正対象書類名】明細書

【補正対象項目名】 0 1 5 3

【補正方法】変更

【補正内容】

【0153】さらに、定電流回路421、225を十分小さな電流レベルに抑えることにより消費電力も抑えることができる。なお第2差動回路22と第2出力段40は、出力電圧Voutを電圧Vinに十分近いレベルまで速やかに予備放電できればよく、十分小さいレベルの発振(振動)が残っても差し支えない。

【手続補正9】

【補正対象書類名】明細書

【補正対象項目名】 0 1 6 7

【補正方法】変更

【補正內容】

【0167】前記第1の実施の形態における予備充放電回路20が、2つの出力段に対してそれぞれ個別の差動回路を備えた構成とされているのに対し、本発明の第3の実施の形態においては、予備充放電回路20では、2

つの出力段に対して、それぞれに作用を与える差動回路 を備えた構成としている。

【手続補正10】

【補正対象書類名】明細書

【補正対象項目名】0181

【補正方法】変更

【補正内容】

【0181】本発明の第3の実施の形態は、位相補償手段を設けないことにより、出力電圧Voutの変動に対する帰還応答を速めて出力電圧Voutを速やかに所望の電圧付近まで近づけることができ、さらに過充電または過放電も小さく抑えることができる。また第1定電流回路32および第2定電流回路42を十分小さいレベルの電流に設定することにより、発振(振動)を緩やかな変動の小さいレベルに抑えることができる。

【手続補正11】

【補正対象書類名】明細書

【補正対象項目名】0213

【補正方法】変更

【補正内容】

【0213】初期状態から電圧Vinが低電圧側に変化した場合、差動回路23の出力電圧は上昇する。これにより、第2出力段40のNMOSトランジスタ411のゲート電圧は上昇し、NMOSトランジスタ411の放電作用により電圧Voutを引き下げるように作用する。

【手続補正12】

【補正対象書類名】明細書

【補正対象項目名】 0 2 5 1

【補正方法】変更

【補正内容】

【0251】一方、出力回路10は、予備充放電期間に電圧Vin_(Vin1、Vin2)付近まで駆動された電圧を、予備充放電期間終了後に高い電圧精度で、電圧Vin_(Vin1、Vin2)に駆動するだけでよいことから、高い電流供給能力は必要ない。そのため、出力回路10には、低消費電力の駆動回路を用いることができる。

【手続補正13】

【補正対象書類名】明細書

【補正対象項目名】 0 2 7 3

【補正方法】変更

【補正内容】

【0273】一方、出力回路10は、予備充放電期間に電圧Vin_(Vin1、Vin2)付近まで駆動された電圧を、予備充放電期間終了後に高い電圧精度で電圧Vin_(Vin1、Vin2)に駆動するだけであるため、高い電流供給能力は必要ない。そのため出力回路10には低消費電力の駆動回路を用いることができる。

【手続補正14】

【補正対象書類名】明細書

【補正対象項目名】0354

【補正方法】変更

【補正内容】

【手続補正15】

【補正対象書類名】明細書

【補正対象項目名】 0 3 7 7

【補正方法】変更

【補正内容】

【0377】図17は、図2に示した駆動回路の実施例であり、出力回路10を、オペアンプ120(ボルテージフォロワ)と、オペアンプ120の出力と出力端子2との接続を制御するスイッチ121で構成したものである。図17に示した出力回路10は、図13の出力段100にも適用できる。

フロントページの続き

Fターム(参考) 2H093 NA06 NA80 NC16 NC62 NC90

ND32 NE10

5C006 AB05 AC02 AF61 AF69 BB15

BC16 BF25 BF34 BF43 BF49

EC13 FA12 FA47

5C080 AA10 BB05 DD08 DD26 DD30

FF09 JJ02 JJ03 JJ04 JJ05

KK07